在PCB(印制電路板)中，印制導線用來實現電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導線多為銅線，銅自身的物理特性也導致其在導電過程中必然存在一定的阻抗，導線中的電感成分會影響電壓信號的傳輸，而電阻成分則會影響電流信號的傳輸，在高頻線路中電感的影響尤為嚴重，因此，在PCB設計中必須注意和消除印制導線阻抗所帶來的影響。1印制導線產生干擾的原因PCB上的印制導線通電后在直流或交流狀態下分別對電流呈現電阻或感抗，而平行導線之間存在電感效應，電阻效應，電導效應，互感效應;一根導線上的變化電流必然影響另一根導線，從而產生干擾;PCB板外連接導線甚至元器件引線都可能成為發射或接收干擾信號的天線。印制導線的直流電阻和交流阻抗可以通過公式和公式來計算，R=PL/S和XL=2πfL式中L為印制導線長度(m)，s為導線截面積(mm2)，ρ為銅的電阻率，TT為常數，f為交流頻率。正是由于這些阻抗的存在，從而產生一定的電位差，這些電位差的存在，必然會帶來干擾，從而影響電路的正常工作。2 PCB電流與導線寬度的關系PCB導線寬度與電路電流承載值有關，一般導線越寬，承載電流的能力越強。在實際的PCB制作過程中，導線寬度應以能滿足電氣性能要求而又便于生產為宜，它的最小值以承受的電流大小而定，導線寬度和間距可取0.3mm(12mil)。導線的寬度在大電流的情況下還要考慮其溫升問題。PCB設計銅鉑厚度、線寬

這里主要是說了從PCB設計封裝來解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對位置關系，還有元件的焊盤類型。當然我們根據元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關系：主要是指我們需要將實際的元件的引腳和PCB元件的封裝的尺寸對應起來。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇：這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對于我們一般設計來說，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯和調試過程中更好的連接焊盤和信號。其次我們還應該注意焊盤的位置。因為不同的位置，就代表元件實際當中不同的位置。我們如果不合理安排焊盤的位置，很有可能就會出現一個區域元件過密，而另外一個區域元件很稀疏的情況，當然情況更糟糕的是由于焊盤位置過近，導致元件之間空隙過小而無法焊接，下面就是我失敗的一個例子，我在一個光耦開關旁邊開了通孔，但是由于它們的位置過近，導致光耦開關焊接上去以后，通孔無法再放置螺絲了。

解決EMI問題的辦法很多，現代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發，討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI干擾源。我們應該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優良的電源層的電感要小，從而電感所合成的瞬態信號也小，進而降低共模EMI。當然，電源層到IC電源引腳的連線必須盡可能短，因為數位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

這里主要是說了從PCB設計封裝來解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對位置關系，還有元件的焊盤類型。當然我們根據元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關系：主要是指我們需要將實際的元件的引腳和PCB元件的封裝的尺寸對應起來。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇：這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對于我們一般設計來說，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯和調試過程中更好的連接焊盤和信號。其次我們還應該注意焊盤的位置。因為不同的位置，就代表元件實際當中不同的位置。我們如果不合理安排焊盤的位置，很有可能就會出現一個區域元件過密，而另外一個區域元件很稀疏的情況，當然情況更糟糕的是由于焊盤位置過近，導致元件之間空隙過小而無法焊接，下面就是我失敗的一個例子，我在一個光耦開關旁邊開了通孔，但是由于它們的位置過近，導致光耦開關焊接上去以后，通孔無法再放置螺絲了。另外一種情況就是我們要考慮焊盤如何焊接。在實際過程中我們常按一個特定的方向排列焊盤，焊接起來比較方便。元件的外形尺寸：在實際應用當中，一些元件(如有極性電容)可能有高度凈空限制，所以我們需要在元件選擇過程中加以考慮。我們在最初開始設計時，可以先畫一個基本的電路板外框形狀，然后放置上一些計劃要使用的大型或位置關鍵元件(如連接器)。這樣，就能直觀快速地看到(沒有布線的)電路板虛擬透視圖，并給出相對精確的電路板和元器件的相對定位和元件高度。這將有助于確保PCB經過裝配后元件能合適地放進外包裝(塑料制品、機箱、機框等)內。當然我們還可以從工具菜單中調用三維預覽模式瀏覽整塊電路板。對于元件的選擇，除了要依據設計要求外，還要選擇正規廠家所生產的產品，這樣才能保證實現你的設計目標。

開發PCB電路板如果阻抗變化只發生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預算要求，PCB電路板阻抗變化必須小于10%。這有時很難做到，以 FR4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響，還和信號上升時間和驅動端到反射點處信號的時延有關。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發生反射，一次是阻抗變大，發生正反射，接著阻抗變小，發生負反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設傳輸信號為1V，第Y次正反射有0.2V被反射，1.2V繼續向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短，兩次反射幾乎同時發生，那么總的反射電壓只有0.04V，小于5%這一噪聲預算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的20%，反射信號就不會造成問題。如果信號上升時間為1ns，那么阻抗變化處的時延小于0.2ns對應1.2英寸，反射就不會產生問題。也就是說，對于本例情況，6mil寬走線的長度只要小于3cm就不會有問題。

1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。(3)應留出印制扳定位孔及固定支架所占用的位置。根據電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。