1、PTH造成的孔壁鍍層空洞PTH造成的孔壁鍍層空洞主要是點狀的或環狀的空洞，具體產生的原因如下：(1)沉銅缸銅含量、氫氧化鈉與甲醛的濃度銅缸的溶液濃度是首先要考慮的。一般來說，銅含量、氫氧化鈉與甲醛的濃度是成比例的，當其中的任何一種含量低于標準數值的10%時都會破壞化學反應的平衡，造成化學銅沉積不良，出現點狀的空洞。所以優先考慮調整銅缸的各藥水參數。(2)槽液的溫度槽液的溫度對溶液的活性也存在著重要的影響。在各溶液中一般都會有溫度的要求，其中有些是要嚴格控制的。所以對槽液的溫度也要隨時關注。(3)活化液的控制二價錫離子偏低會造成膠體鈀的分解，影響鈀的吸附，但只要對活化液定時的進行添加補充，不會造成大的問題。活化液控制的重點是不能用空氣攪拌，空氣中的氧會氧化二價錫離子，同時也不能有水進入，會造成SnCl2的水解。(4)清洗的溫度清洗的溫度常常被人忽視，清洗的最佳溫度是在20℃以上，若低于15℃就會影響清洗的效果。在冬季的時候，水溫會變的很低，尤其是在北方。由于水洗的溫度低，板子在清洗后的溫度也會變的很低，在進入銅缸后板子的溫度不能立刻升上來，會因為錯過了銅沉積的黃金時間而影響沉積的效果。所以在環境溫度較低的地方，也要注意清洗水的溫度。(5)整孔劑的使用溫度、濃度與時間藥液的溫度有著較嚴格的要求，過高的溫度會造成整孔劑的分解，使整孔劑的濃度變低，影響整孔的效果，其明顯的特征是在孔內的玻璃纖維布處出現點狀空洞。只有藥液的溫度、濃度與時間妥善的配合，才能得到良好的整孔效果，同時又能節約成本。藥液中不斷累積的銅離子濃度，也必須嚴格控制。(6)還原劑的使用溫度、濃度與時間還原的作用是去除去鉆污后殘留的錳酸鉀和高錳酸鉀，藥液相關參數的失控都會影響其作用，其明顯的特征是在孔內的樹脂處出現點狀空洞。(7)震蕩器和搖擺

覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅，數字地和模擬地分開來敷銅自不多言。同時在覆銅之前，首先加粗相應的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個不同形狀的多變形結構。覆銅需要處理好幾個問題：一是不同地的單點連接，二是晶振附近的覆銅，電路中的晶振為一高頻發射源，做法是在環繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區)問題，如果覺得很大，那就定義個地過孔添加進去也費不了多大的事。另外，大面積覆銅好還是網格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至會起泡。從這點來說，網格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網格，低頻電路有大電流的電路等常用完整的鋪銅。補充下：在數字電路中，特別是帶MCU的電路中，兆級以上工作頻率的電路，敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個核心模塊(也都是數字電路)在允許的情況下也會分區敷銅，然后再用線把各個敷銅連接起來，這樣做的目的也是為了減小各級電路之間的影響。對于數字電路模擬電路 混合的電路，地線的獨立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點：模擬電路里的地線分布，很多時候不能簡單敷成一片銅皮就了事，因為模擬電路里很注重前后級的互相影響，而且模擬地也要求單點接地，所以能不能把模擬地敷成銅皮還得根據實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)

相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

湖北開發電路板組裝測試現在市面上流行的EDA工具軟件很多，但除了使用的術語和功能鍵的位置不一樣外都大同小異，開發電路板組裝測試如何用這些工具更好地實現PCB的設計呢?在開始布線之前對設計進行認真的分析以及對工具軟件進行認真的設置將使設計更加符合要求。下面是一般的設計過程和步驟。1、確定PCB的層數電路板尺寸和布線層數需要在設計初期確定。如果設計要求使用高密度球柵數組(BGA)組件，就必須考慮這些器件布線所需要的最少布線層數。布線層的數量以及層疊(stack-up)方式會直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實現期望的設計效果。多年來，人們總是認為電路板層數越少成本就越低，但是影響電路板的制造成本還有許多其它因素。近幾年來，多層板之間的成本差別已經大大減小。在開始設計時最好采用較多的電路層并使敷銅均勻分布，以避免在設計臨近結束時才發現有少量信號不符合已定義的規則以及空間要求，從而被迫添加新層。在設計之前認真的規劃將減少布線中很多的麻煩。2、設計規則和限制自動布線工具本身并不知道應該做些什幺。為完成布線任務，布線工具需要在正確的規則和限制條件下工作。不同的信號線有不同的布線要求，要對所有特殊要求的信號線進行分類，不同的設計分類也不一樣。每個信號類都應該有優先級，優先級越高，規則也越嚴格。規則涉及印制線寬度、過孔的最大數量、平行度、信號線之間的相互影響以及層的限制，這些規則對布線工具的性能有很大影響。認真考慮設計要求是成功布線的重要一步。