湖南專業SMT貼片相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，專業SMT貼片走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

覆銅時銅和導線之間的間距要改變覆銅時銅和導線以及焊盤之間的間距，方法如下：設計—規則—Electrical—clearance，點右鍵建立“新規則”，出現clearance_1，在clearance_1規則中“第Y個對象匹配哪里”欄中選中“高級(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點“應用”結束。如果輸入不對，選則“所有”后再選“高級(查詢)”。pcb中放置某個器件時無論如何都報錯在pcb中放置某個元件時，無論如何都報錯，解決辦法是將規則里的線間距改小。如何選中所有連在一起的線或同一網絡的線按住“Ctrl”左鍵單擊想要選中的網絡線即可。無意中按出來個放大鏡在無意中按出來個放大鏡，用“SHIFT+M”取消或者選菜單項“工具”——“優先選項”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

隨著PCB設計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及EMI之外，穩定可靠的電源供應也成為設計者們重點研究的方向之一。尤其當開關器件數目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱PI(powerintegrity)。當今國際市場上，IC設計比較發達，但電源完整性設計還是一個薄弱的環節。因此本文提出了PCB板中電源完整性問題的產生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優化方法與經驗設計，具有較強的理論分析與實際工程應用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結構圖，因為與非門屬于數字器件，它是通過“1”和“0”電平的切換來工作的。隨著IC技術的不斷提高，數字器件的切換速度也越來越快，這就引進了更多的高頻分量，同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中，當與非門輸入全為高電平時，電路中的三極管導通，電路瞬間短路，電源向電容充電，同時流入地線。此時由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產生電壓波動，如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時，此時電容放電，將在地線上產生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道，造成電源不穩定的根源主要在于兩個方面：一是器件高速開關狀態下，瞬態的交變電流過大;

一個布局是否合理沒有判斷標準，可以采用一些相對簡單的標準來判斷布局的優劣。最常用的標準就是使飛線總長度盡可能短。一般來說，飛線總長度越短，意味著布線總長度也是越短(注意：這只是相對于大多數情況是正確的，并不是完全正確);走線越短，走線所占據的印制板面積也就越小，布通率越高。在走線盡可能短的同時，還必須考慮布線密度的問題。如何布局才能使飛線總長度最短并且保證布局密度不至于過高而不能實現是個很復雜的問題。因為，調整布局就是調整封裝的放置位置，一個封裝的焊盤往往和幾個甚至幾十個網絡同時相關聯，減小一個網絡飛線長度可能會增長另一個網絡的飛線長度。如何能夠調整封裝的位置到最佳點實在給不出太實用的標準，實際操作時，主要依靠設計者的經驗觀查屏幕顯示的飛線是否簡捷、有序和計算出的總長度是否最短。飛線是手工布局和布線的主要參考標準，手工調整布局時盡量使飛線走最短路徑，手工布線時常常按照飛線指示的路徑連接各個焊盤。Protel的飛線優化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數設置中的飛線模式頁可以設置飛線連接策略，應該選擇最短樹策略。動態飛線在有關飛線顯示和控制一節中已經講到： 執行顯示網絡飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關打開，執行隱含全部飛線命令后飛線顯示開關關閉。

在PCB(印制電路板)中，印制導線用來實現電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導線多為銅線，銅自身的物理特性也導致其在導電過程中必然存在一定的阻抗，導線中的電感成分會影響電壓信號的傳輸，而電阻成分則會影響電流信號的傳輸，在高頻線路中電感的影響尤為嚴重，因此，在PCB設計中必須注意和消除印制導線阻抗所帶來的影響。1印制導線產生干擾的原因PCB上的印制導線通電后在直流或交流狀態下分別對電流呈現電阻或感抗，而平行導線之間存在電感效應，電阻效應，電導效應，互感效應;一根導線上的變化電流必然影響另一根導線，從而產生干擾;PCB板外連接導線甚至元器件引線都可能成為發射或接收干擾信號的天線。印制導線的直流電阻和交流阻抗可以通過公式和公式來計算，R=PL/S和XL=2πfL式中L為印制導線長度(m)，s為導線截面積(mm2)，ρ為銅的電阻率，TT為常數，f為交流頻率。正是由于這些阻抗的存在，從而產生一定的電位差，這些電位差的存在，必然會帶來干擾，從而影響電路的正常工作。2 PCB電流與導線寬度的關系PCB導線寬度與電路電流承載值有關，一般導線越寬，承載電流的能力越強。在實際的PCB制作過程中，導線寬度應以能滿足電氣性能要求而又便于生產為宜，它的最小值以承受的電流大小而定，導線寬度和間距可取0.3mm(12mil)。導線的寬度在大電流的情況下還要考慮其溫升問題。PCB設計銅鉑厚度、線寬