在PCB(印制電路板)中，印制導(dǎo)線(xiàn)用來(lái)實(shí)現(xiàn)電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導(dǎo)線(xiàn)多為銅線(xiàn)，銅自身的物理特性也導(dǎo)致其在導(dǎo)電過(guò)程中必然存在一定的阻抗，導(dǎo)線(xiàn)中的電感成分會(huì)影響電壓信號(hào)的傳輸，而電阻成分則會(huì)影響電流信號(hào)的傳輸，在高頻線(xiàn)路中電感的影響尤為嚴(yán)重，因此，在PCB設(shè)計(jì)中必須注意和消除印制導(dǎo)線(xiàn)阻抗所帶來(lái)的影響。1印制導(dǎo)線(xiàn)產(chǎn)生干擾的原因PCB上的印制導(dǎo)線(xiàn)通電后在直流或交流狀態(tài)下分別對(duì)電流呈現(xiàn)電阻或感抗，而平行導(dǎo)線(xiàn)之間存在電感效應(yīng)，電阻效應(yīng)，電導(dǎo)效應(yīng)，互感效應(yīng);一根導(dǎo)線(xiàn)上的變化電流必然影響另一根導(dǎo)線(xiàn)，從而產(chǎn)生干擾;PCB板外連接導(dǎo)線(xiàn)甚至元器件引線(xiàn)都可能成為發(fā)射或接收干擾信號(hào)的天線(xiàn)。印制導(dǎo)線(xiàn)的直流電阻和交流阻抗可以通過(guò)公式和公式來(lái)計(jì)算，R=PL/S和XL=2πfL式中L為印制導(dǎo)線(xiàn)長(zhǎng)度(m)，s為導(dǎo)線(xiàn)截面積(mm2)，ρ為銅的電阻率，TT為常數(shù)，f為交流頻率。正是由于這些阻抗的存在，從而產(chǎn)生一定的電位差，這些電位差的存在，必然會(huì)帶來(lái)干擾，從而影響電路的正常工作。2 PCB電流與導(dǎo)線(xiàn)寬度的關(guān)系PCB導(dǎo)線(xiàn)寬度與電路電流承載值有關(guān)，一般導(dǎo)線(xiàn)越寬，承載電流的能力越強(qiáng)。在實(shí)際的PCB制作過(guò)程中，導(dǎo)線(xiàn)寬度應(yīng)以能滿(mǎn)足電氣性能要求而又便于生產(chǎn)為宜，它的最小值以承受的電流大小而定，導(dǎo)線(xiàn)寬度和間距可取0.3mm(12mil)。導(dǎo)線(xiàn)的寬度在大電流的情況下還要考慮其溫升問(wèn)題。PCB設(shè)計(jì)銅鉑厚度、線(xiàn)寬

山東專(zhuān)業(yè)線(xiàn)路板印制一、快速確定PCB外形設(shè)計(jì)PCB先要確定電路板的外形，通常就是在禁止布線(xiàn)層畫(huà)出電氣的布線(xiàn)范圍專(zhuān)業(yè)線(xiàn)路板印制。除非有特殊要求，一般電路板的形狀都為矩形，長(zhǎng)寬比一般為3：2或者4：3較為理想。在畫(huà)之前可以任意畫(huà)出兩條橫線(xiàn)和兩條豎線(xiàn)，然后利用“放置工具條”里的“設(shè)置原點(diǎn)”工具將某一條線(xiàn)段的端點(diǎn)設(shè)為原點(diǎn)即坐標(biāo)為(0，0)，之后雙擊每一條線(xiàn)段，對(duì)其起點(diǎn)和終點(diǎn)的坐標(biāo)值進(jìn)行相應(yīng)的更改，使4條線(xiàn)段首尾相接，形成一個(gè)封閉的矩形框，電路板的外型確定也就完成了。如果在畫(huà)圖的過(guò)程中需要調(diào)整電路板的大小，只要修改每條線(xiàn)段的相應(yīng)坐標(biāo)值即可。從成本、敷銅線(xiàn)長(zhǎng)度、抗噪聲能力考慮，電路板尺寸越小越好，但是板尺寸太小，則散熱不良，且相鄰的導(dǎo)線(xiàn)容易引起干擾。不過(guò)，當(dāng)電路板的尺寸大于200mm×150mm時(shí)，應(yīng)該考慮電路板的機(jī)械強(qiáng)度，適當(dāng)加裝固定孔，以便起到支撐的作用。二、元件布局開(kāi)始布局之前首先要通過(guò)網(wǎng)絡(luò)表載入元器件，這個(gè)過(guò)程中經(jīng)常會(huì)遇到網(wǎng)絡(luò)表無(wú)法完全載入的錯(cuò)誤，主要可歸為兩類(lèi)：一類(lèi)是找不到元件，解決方法是確認(rèn)原理圖中已定義元件的封裝形式，并確認(rèn)已添加相應(yīng)的PCB元件庫(kù)，若仍找不到元件就要自己造一個(gè)元件封裝了;另一類(lèi)是丟失引腳，最常見(jiàn)的就是二極管、三極管的引腳丟失，這是由于原理圖中的引腳一般是字母A、K、E、B、C，而PCB元件的引腳則是數(shù)字1、2、3，解決方法就是更改原理圖的定義，或者更改PCB元件的定義使其一致即可。有經(jīng)驗(yàn)的設(shè)計(jì)者一般都會(huì)根據(jù)實(shí)際元件的封裝外形建立一個(gè)自己的PCB元件庫(kù)，使用方便而且不易出錯(cuò)。進(jìn)行布局時(shí)，必須要遵循一些基本規(guī)則：(1)特殊元件特殊考慮高頻元件之間要盡量靠近，連線(xiàn)越短越好;具有高電位差的元件之間距離盡量加大;重量大的元器件應(yīng)該有支架固定;發(fā)熱的元件應(yīng)遠(yuǎn)離熱敏元件并加裝相應(yīng)的散熱片或置于板外;電位器、可調(diào)電感線(xiàn)圈、可變電容、微動(dòng)開(kāi)關(guān)等可調(diào)元件的布局應(yīng)該考慮整機(jī)的結(jié)構(gòu)要求，以方便調(diào)節(jié)為準(zhǔn)。總之，一些特殊的元器件在布局時(shí)要從元件本身的特性、機(jī)箱的結(jié)構(gòu)、維修調(diào)試的方便性等多方面綜合考慮，以保證做出一塊穩(wěn)定、好用的PCB板。

大量涉及蝕刻面的質(zhì)量問(wèn)題都集中在上板面被蝕刻的部分，而這些問(wèn)題來(lái)自于蝕刻劑所產(chǎn)生的膠狀板結(jié)物的影響。對(duì)這一點(diǎn)的了解是十分重要的，因膠狀板結(jié)物堆積在銅表面上。一方面會(huì)影響噴射力，另一方面會(huì)阻檔了新鮮蝕刻液的補(bǔ)充，使蝕刻的速度被降低。正因膠狀板結(jié)物的形成和堆積，使得基板上下面的圖形的蝕刻程度不同，先進(jìn)入的基板因堆積尚未形成，蝕刻速度較快， 故容易被徹底地蝕刻或造成過(guò)腐蝕，而后進(jìn)入的基板因堆積已形成，而減慢了蝕刻的速度。蝕刻設(shè)備的維護(hù)維護(hù)蝕刻設(shè)備的最關(guān)鍵因素就是要保證噴嘴的高清潔度及無(wú)阻塞物，使噴嘴能暢順地噴射。阻塞物或結(jié)渣會(huì)使噴射時(shí)產(chǎn)生壓力作用，沖擊板面。而噴嘴不清潔，則會(huì)造成蝕刻不均勻而使整塊電路板報(bào)廢。明顯地，設(shè)備的維護(hù)就是更換破損件和磨損件，因噴嘴同樣存在著磨損的問(wèn)題，所以更換時(shí)應(yīng)包括噴嘴。此外，更為關(guān)鍵的問(wèn)題是要保持蝕刻機(jī)沒(méi)有結(jié)渣，因很多時(shí)結(jié)渣堆積過(guò)多會(huì)對(duì)蝕刻液的化學(xué)平衡產(chǎn)生影響。同樣地，如果蝕刻液出現(xiàn)化學(xué)不平衡，結(jié)渣的情況就會(huì)愈加嚴(yán)重。蝕刻液突然出現(xiàn)大量結(jié)渣時(shí)，通常是一個(gè)信號(hào)，表示溶液的平衡出現(xiàn)了問(wèn)題，這時(shí)應(yīng)使用較強(qiáng)的鹽酸作適當(dāng)?shù)那鍧嵒驅(qū)θ芤哼M(jìn)行補(bǔ)加。

pcn設(shè)計(jì)問(wèn)題集第Y部分從pcb如何選材到運(yùn)用等一系列問(wèn)題進(jìn)行總結(jié)。1、如何選擇PCB板材?選擇PCB板材必須在滿(mǎn)足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離，或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題?信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線(xiàn)的特性阻抗，負(fù)載端的特性，走線(xiàn)的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線(xiàn)的拓樸。

隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線(xiàn)等因素，都會(huì)引起信號(hào)完整性問(wèn)題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計(jì)過(guò)程中充分考慮到信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門(mén)課題。基于信號(hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)的信號(hào)完整性。1. 信號(hào)完整性問(wèn)題概述信號(hào)完整性(SI)是指信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC，則該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。從廣義上講，信號(hào)完整性問(wèn)題主要表現(xiàn)為5個(gè)方面：延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號(hào)在PCB板的導(dǎo)線(xiàn)上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線(xiàn)的長(zhǎng)度和導(dǎo)線(xiàn)周?chē)橘|(zhì)的介電常數(shù)。另外，當(dāng)PCB板上導(dǎo)線(xiàn)(高速數(shù)字系統(tǒng)中稱(chēng)為傳輸線(xiàn))的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)到達(dá)接收端后有一部分能量將沿著傳輸線(xiàn)反射回去，使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過(guò)沖和下沖。信號(hào)如果在傳輸線(xiàn)上來(lái)回反射，就會(huì)產(chǎn)生振鈴和環(huán)繞振蕩。