開(kāi)發(fā)電路板組裝測(cè)試1、PTH造成的孔壁鍍層空洞PTH造成的孔壁鍍層空洞主要是點(diǎn)狀的或環(huán)狀的空洞，具體產(chǎn)生的原因如下：開(kāi)發(fā)電路板組裝測(cè)試加工廠(1)沉銅缸銅含量、氫氧化鈉與甲醛的濃度銅缸的溶液濃度是首先要考慮的。一般來(lái)說(shuō)，銅含量、氫氧化鈉與甲醛的濃度是成比例的，當(dāng)其中的任何一種含量低于標(biāo)準(zhǔn)數(shù)值的10%時(shí)都會(huì)破壞化學(xué)反應(yīng)的平衡，造成化學(xué)銅沉積不良，出現(xiàn)點(diǎn)狀的空洞。所以優(yōu)先考慮調(diào)整銅缸的各藥水參數(shù)。(2)槽液的溫度槽液的溫度對(duì)溶液的活性也存在著重要的影響。在各溶液中一般都會(huì)有溫度的要求，其中有些是要嚴(yán)格控制的。所以對(duì)槽液的溫度也要隨時(shí)關(guān)注。(3)活化液的控制二價(jià)錫離子偏低會(huì)造成膠體鈀的分解，影響鈀的吸附，但只要對(duì)活化液定時(shí)的進(jìn)行添加補(bǔ)充，不會(huì)造成大的問(wèn)題。活化液控制的重點(diǎn)是不能用空氣攪拌，空氣中的氧會(huì)氧化二價(jià)錫離子，同時(shí)也不能有水進(jìn)入，會(huì)造成SnCl2的水解。(4)清洗的溫度清洗的溫度常常被人忽視，清洗的最佳溫度是在20℃以上，若低于15℃就會(huì)影響清洗的效果。在冬季的時(shí)候，水溫會(huì)變的很低，尤其是在北方。由于水洗的溫度低，板子在清洗后的溫度也會(huì)變的很低，在進(jìn)入銅缸后板子的溫度不能立刻升上來(lái)，會(huì)因?yàn)殄e(cuò)過(guò)了銅沉積的黃金時(shí)間而影響沉積的效果。所以在環(huán)境溫度較低的地方，也要注意清洗水的溫度。(5)整孔劑的使用溫度、濃度與時(shí)間藥液的溫度有著較嚴(yán)格的要求，過(guò)高的溫度會(huì)造成整孔劑的分解，使整孔劑的濃度變低，影響整孔的效果，其明顯的特征是在孔內(nèi)的玻璃纖維布處出現(xiàn)點(diǎn)狀空洞。只有藥液的溫度、濃度與時(shí)間妥善的配合，才能得到良好的整孔效果，同時(shí)又能節(jié)約成本。藥液中不斷累積的銅離子濃度，也必須嚴(yán)格控制。(6)還原劑的使用溫度、濃度與時(shí)間還原的作用是去除去鉆污后殘留的錳酸鉀和高錳酸鉀，藥液相關(guān)參數(shù)的失控都會(huì)影響其作用，其明顯的特征是在孔內(nèi)的樹(shù)脂處出現(xiàn)點(diǎn)狀空洞。(7)震蕩器和搖擺

1.寄生電容過(guò)孔本身存在著對(duì)地或電源的寄生電容，如果已知過(guò)孔在內(nèi)層上的隔離孔直徑為D2;過(guò)孔焊盤的直徑為D1;PCB的厚度為T;板基材的相對(duì)介電常數(shù)為ε;過(guò)孔的寄生電容延Κ了電路中信號(hào)的上升時(shí)問(wèn)，降低了電路的速度。如果一塊厚度為25mil的PCB，使用內(nèi)徑為10mil，焊盤直徑為20mil的過(guò)孔，內(nèi)層電氣間隙寬度為32mil時(shí)，可以通過(guò)上面的公式近似算出過(guò)孔的寄生電容大致為0.259 pF。如果走線的特性阻抗為30Ω,則該寄生電容引起的信號(hào)上升時(shí)間延長(zhǎng)量。系數(shù)1/2是因?yàn)檫^(guò)孔在走線的中途。從這些數(shù)值可以看出，盡管單個(gè)過(guò)孔的寄生電容引起的上升沿變緩的效用不是很明顯，但是如果走線中多次使用過(guò)孔進(jìn)行層間的切換，設(shè)計(jì)者還是要慎重考慮的。2.寄生電感過(guò)孔還具有與其高度和直徑直接相關(guān)的串聯(lián)寄生電感。若九是過(guò)孔的高度;d是中心鉆孔的直徑;則過(guò)孔的寄生電感L近似為在高速數(shù)字電路的設(shè)計(jì)中，寄生電感帶來(lái)的危害超過(guò)寄生電容的影響。過(guò)孔的寄生串聯(lián)電感會(huì)削弱旁路電容在電源或地平面濾除噪聲的作用，減弱整個(gè)電源系統(tǒng)的濾波效用c因此旁路和去耦電容的過(guò)孔應(yīng)該盡可能短，以使其電感值最小。通過(guò)上面對(duì)過(guò)孔寄生特性的分析，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在進(jìn)行高速PCB設(shè)計(jì)時(shí)應(yīng)盡量做到：· 盡量減少過(guò)孔，尤其是時(shí)鐘信號(hào)走線;· 使用較薄的PCB有利于減小過(guò)孔的兩種寄生參數(shù);· 過(guò)孔阻抗應(yīng)該盡可能與其連接的走線的阻抗相匹配，以便減小信號(hào)的反射;

1)專門用于探測(cè)的測(cè)試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測(cè)試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm，那么測(cè)試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測(cè)試焊盤。4) 測(cè)試焊盤應(yīng)放在一個(gè)網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標(biāo)準(zhǔn)探針和一個(gè)更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來(lái)進(jìn)行焊盤測(cè)試。測(cè)試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測(cè)試頂端通過(guò)孔放到印制電路板的非元器件/焊接面上。

PCB上的任何一條走線在通過(guò)高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒(méi)有或比其它信號(hào)少通過(guò)另外的邏輯處理;最典型的就是時(shí)鐘線，通常它不需經(jīng)過(guò)任何其它邏輯處理，因而其延時(shí)會(huì)小于其它相關(guān)信號(hào)。高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過(guò)一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),一般要求延遲差不超過(guò)1/4時(shí)鐘周期,單位長(zhǎng)度的線延遲差也是固定的,延遲跟線寬,線長(zhǎng),銅厚,板層結(jié)構(gòu)有關(guān),但線過(guò)長(zhǎng)會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響.因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如CIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink，一共13根，跑233MHz，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是解決辦法。一般來(lái)講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI33MHzClock的線長(zhǎng)要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC濾波器，還可作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等.

一個(gè)高明的CAD工程師需要做的是：如何綜合考慮各方意見(jiàn)，達(dá)到最佳結(jié)合點(diǎn)。以下為EDADOC專家根據(jù)個(gè)人在通訊產(chǎn)品PCB設(shè)計(jì)的多年經(jīng)驗(yàn)，所總結(jié)出來(lái)的層疊設(shè)計(jì)參考，與大家共享。 PCB層疊設(shè)計(jì)基本原則 CAD工程師在完成布局(或預(yù)布局)后，重點(diǎn)對(duì)本板的布線瓶徑處進(jìn)行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報(bào)告參數(shù)、綜合本板諸如差分線、敏感信號(hào)線、特殊拓?fù)浣Y(jié)構(gòu)等有特殊布線要求的信號(hào)數(shù)量、種類確定布線層數(shù);再根據(jù)單板的電源、地的種類、分布、有特殊布線需求的信號(hào)層數(shù)，綜合單板的性能指標(biāo)要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號(hào)層的相對(duì)排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號(hào)層盡可能與地平面相鄰(確保關(guān)鍵信號(hào)層與地平面相鄰);C)主電源盡可能與其對(duì)應(yīng)地相鄰;D)盡量避免兩信號(hào)層直接相鄰;

在基于信號(hào)完整性計(jì)算機(jī)分析的PCB設(shè)計(jì)方法中，最為核心的部分就是PCB板級(jí)信號(hào)完整性模型的建立，這是與傳統(tǒng)的設(shè)計(jì)方法的區(qū)別之處。SI模型的正確性將決定設(shè)計(jì)的正確性，而SI模型的可建立性則決定了這種設(shè)計(jì)方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測(cè)量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級(jí)模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點(diǎn)是建模和使用簡(jiǎn)單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級(jí)模型是一個(gè)選擇。缺點(diǎn)是精度較差，一致性不能保證，受測(cè)試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級(jí)別上提供這種模型，滿足不同的精度需要。缺點(diǎn)是模型復(fù)雜，計(jì)算時(shí)間長(zhǎng)。一般驅(qū)動(dòng)器和接收器的模型由器件廠商提供，傳輸線的模型通常從場(chǎng)分析器中提取，封裝和連接器的模型即可以由場(chǎng)分析器提取，又可以由制造廠商提供。在電子設(shè)計(jì)中已經(jīng)有多種可以用于PCB板級(jí)信號(hào)完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。