這里主要是說了從PCB設(shè)計封裝來解析選擇元件的技巧。元件的封裝包含很多信息，包含元件的尺寸，特別是引腳的相對位置關(guān)系，還有元件的焊盤類型。當(dāng)然我們根據(jù)元件封裝選擇元件時還有一個要注意的地方是要考慮元件的外形尺寸。引腳位置關(guān)系：主要是指我們需要將實際的元件的引腳和PCB元件的封裝的尺寸對應(yīng)起來。我們選擇不同的元件，雖然功能相同，但是元件的封裝很可能不一樣。我們需要保證PCB焊盤尺寸位置正確才能保證元件能正確焊接。焊盤的選擇：這個是我們需要考慮的比較多的地方。首先包括焊盤的類型。其類型包括兩種，一是電鍍通孔，一種是表貼類型。我們需要考慮的因素有器件成本、可用性、器件面積密度和功耗等因數(shù)。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對于我們一般設(shè)計來說，我們選擇表貼元件，不僅方便手工焊接，而且有利于查錯和調(diào)試過程中更好的連接焊盤和信號。其次我們還應(yīng)該注意焊盤的位置。因為不同的位置，就代表元件實際當(dāng)中不同的位置。我們?nèi)绻缓侠戆才藕副P的位置，很有可能就會出現(xiàn)一個區(qū)域元件過密，而另外一個區(qū)域元件很稀疏的情況，當(dāng)然情況更糟糕的是由于焊盤位置過近，導(dǎo)致元件之間空隙過小而無法焊接，下面就是我失敗的一個例子，我在一個光耦開關(guān)旁邊開了通孔，但是由于它們的位置過近，導(dǎo)致光耦開關(guān)焊接上去以后，通孔無法再放置螺絲了。另外一種情況就是我們要考慮焊盤如何焊接。在實際過程中我們常按一個特定的方向排列焊盤，焊接起來比較方便。元件的外形尺寸：在實際應(yīng)用當(dāng)中，一些元件(如有極性電容)可能有高度凈空限制，所以我們需要在元件選擇過程中加以考慮。我們在最初開始設(shè)計時，可以先畫一個基本的電路板外框形狀，然后放置上一些計劃要使用的大型或位置關(guān)鍵元件(如連接器)。這樣，就能直觀快速地看到(沒有布線的)電路板虛擬透視圖，并給出相對精確的電路板和元器件的相對定位和元件高度。這將有助于確保PCB經(jīng)過裝配后元件能合適地放進外包裝(塑料制品、機箱、機框等)內(nèi)。當(dāng)然我們還可以從工具菜單中調(diào)用三維預(yù)覽模式瀏覽整塊電路板。對于元件的選擇，除了要依據(jù)設(shè)計要求外，還要選擇正規(guī)廠家所生產(chǎn)的產(chǎn)品，這樣才能保證實現(xiàn)你的設(shè)計目標(biāo)。

福建廠家PCB電路板1)專門用于探測的測試焊盤的直徑應(yīng)該不小于0.9mm 。2) 測試焊盤周圍的空間應(yīng)大于0.6mm 而小于5mm 。PCB電路板生產(chǎn)廠如果元器件的高度大于6. 7mm，那么測試焊盤應(yīng)置于該元器件5mm 以外。3) 在距離印制電路板邊緣3mm 以內(nèi)不要放置任何元器件或測試焊盤。4) 測試焊盤應(yīng)放在一個網(wǎng)格中2.5mm孔的中心。如果有可能，允許使用標(biāo)準(zhǔn)探針和一個更可靠的固定裝置。5) 不要依靠連接器指針的邊緣來進行焊盤測試。測試探針很容易損壞鍍金指針。6) 避免鍍通孔-印制電路板兩邊的探查。把測試頂端通過孔放到印制電路板的非元器件/焊接面上。

1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。(3)應(yīng)留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

如果阻抗變化只發(fā)生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預(yù)算要求，阻抗變化必須小于10%。這有時很難做到，以 FR4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標(biāo)。至于對信號造成多大影響，還和信號上升時間和驅(qū)動端到反射點處信號的時延有關(guān)。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發(fā)生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發(fā)生反射，一次是阻抗變大，發(fā)生正反射，接著阻抗變小，發(fā)生負(fù)反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設(shè)傳輸信號為1V，第Y次正反射有0.2V被反射，1.2V繼續(xù)向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設(shè)6mil線長度極短，兩次反射幾乎同時發(fā)生，那么總的反射電壓只有0.04V，小于5%這一噪聲預(yù)算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關(guān)。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的20%，反射信號就不會造成問題。如果信號上升時間為1ns，那么阻抗變化處的時延小于0.2ns對應(yīng)1.2英寸，反射就不會產(chǎn)生問題。也就是說，對于本例情況，6mil寬走線的長度只要小于3cm就不會有問題。