PCB設計是一個細致的工作，需要的就是細心和耐心。剛開始做設計的新手經常犯的錯誤就是一些細節錯誤。器件管腳弄錯了，器件封裝用錯了，管腳順序畫反了等等，有些可以通過飛線來解決，有些可能就讓一塊板子直接變成了廢品。畫封裝的時候多檢查一遍，投板之前把封裝打印出來和實際器件比一下，多看一眼，多檢查一遍不是強迫癥，只是讓這些容易犯的低級錯誤盡量避免。否則設計的再好看的板子，上面布滿飛線，也就遠談不上優秀了。(二) 學會設置規則其實現在不光高級的PCB設計軟件需要設置布線規則，一些簡單易用的PCB工具同樣可以進行規則設置。人腦畢竟不是機器，那就難免會有疏忽有失誤。所以把一些容易忽略的問題設置到規則里面，讓電腦幫助我們檢查，盡量避免犯一些低級錯誤。另外，完善的規則設置能更好的規范后面的工作。所謂磨刀不誤砍柴工，板子的規模越復雜規則設置的重要性越突出。現在很多EDA工具都有自動布線功能，如果規則設置足夠詳細，讓工具自己幫你去設計，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進行PCB設計的時候，盡量多考慮一些最終使用者的需求。比如，如果設計的是一塊開發板，那么在進行PCB設計的時候就要考慮放置更多的絲印信息，這樣在使用的時候會更方便，不用來回的查找原理圖或者找設計人員支持了。如果設計的是一個量產產品，那么就要更多的考慮到生產線上會遇到的問題，同類型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問題考慮的越早，越不會影響后面的設計，也可以減少后面支持的工作量和改板的次數。看上去開始設計上用的時間增加了，實際上是減少了自己后續的工作量。在板子空間信號允許的情況下，盡量放置更多的測試點，提高板子的可測性，這樣在后續調試階段同樣能節省更多的時間，給發現問題提供更多的思路。

日常維護與保養方法1、槽體的維護與保養垂直電鍍線與水平電鍍線的主要區別在于電路板的運送方式不同，而對于槽體的維護及保養方法本質上相差不大。7d要對各水洗槽進行一次清洗對酸洗槽，進行一次清洗并更換其槽液;對槽體內的噴淋裝置進行一次檢查，查看有無出現阻塞情況，對出現阻塞情況的要及時進行疏通;對鍍銅槽、鍍錫槽上的導電支座及陽極與火線接觸位，進行一次清潔清潔時可用抹布擦拭及砂紙進行打磨;對鍍銅槽、鍍錫槽的鈦籃、錫條籃進行一次檢查，更換爛的鈦籃袋、錫條籃，并添加銅球、錫條，在7d添加完銅球、錫條后，須對電鍍銅槽、電鍍錫槽進行電解。7d還要使用高、低電流方式進行試生產，使新添加銅球、錫條完后，生產的性能穩定后再進行生產。每90要對銅球及陽極袋進行一次清洗。每120~150d使用活性碳對槽液進行一次過濾清潔，濾去槽液中的雜質，對錫槽進行一次清洗。2、垂直電鍍線振動機構的維護與保養在垂直電鍍上，為保證電鍍時面銅的均勻性及孔銅的效果，會對板進行振動搖擺，槽體上會有振動搖擺機構。30d要對減速機進行檢查，看其是否運轉正常，檢查其緊固性;要檢查震動安裝馬達螺栓的緊固性;檢查震動橡膠的磨損情況，對于磨損比較嚴重的，要進行及時的更換。180d對接線盒內的電源線接觸情形進行檢查，對出現接頭松動要及時加以緊固，對電線絕緣層熔化或老化的電源線，要及時進行更換電源線，保證電源線之間的絕緣性;要對振動機構上的所有軸承進行一次檢查，上一次潤滑脂，對嚴重磨損的軸承要進行及時的更換。3、垂直電鍍線行車的維護與保養垂直電鍍線是采用行車、掛具對電路板進行傳送。每周要對吊車及掛具進行一次清潔(行車及掛具不用拆卸)，使其外觀保持整潔，清潔時可使用抹布抹洗，并使用砂紙打磨。30d對掛具進行一次檢查，查看掛具的破損情況;對行車的電機及減速機進行一次檢查和維護，查看其整個傳動裝置，保證其正常運行。180d對行車及掛具進行一次深入的清潔及保養，要將掛具從行車上拆卸下來進行清潔。

一個高明的CAD工程師需要做的是：如何綜合考慮各方意見，達到最佳結合點。以下為EDADOC專家根據個人在通訊產品PCB設計的多年經驗，所總結出來的層疊設計參考，與大家共享。 PCB層疊設計基本原則 CAD工程師在完成布局(或預布局)后，重點對本板的布線瓶徑處進行分析，再結合EDA軟件關于布線密度(PIN/RAT)的報告參數、綜合本板諸如差分線、敏感信號線、特殊拓撲結構等有特殊布線要求的信號數量、種類確定布線層數;再根據單板的電源、地的種類、分布、有特殊布線需求的信號層數，綜合單板的性能指標要求與成本承受能力，確定單板的電源、地的層數以及它們與信號層的相對排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號層盡可能與地平面相鄰(確保關鍵信號層與地平面相鄰);C)主電源盡可能與其對應地相鄰;D)盡量避免兩信號層直接相鄰;

在基于信號完整性計算機分析的PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統的設計方法的區別之處。SI模型的正確性將決定設計的正確性，而SI模型的可建立性則決定了這種設計方法的可行性。目前構成器件模型的方法有兩種：一種是從元器件的電學工作特性出發，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數。其優點是建模和使用簡單方便，節約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術和精度的影響。另一種是以元器件的工作原理為基礎，從元器件的數學方程式出發，得到的器件模型及模型參數與器件的物理工作原理有密切的關系。SPICE 模型是這種模型中應用最廣泛的一種。其優點是精度較高，特別是隨著建模手段的發展和半導體工藝的進步和規范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復雜，計算時間長。一般驅動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設計中已經有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

廠家FPC軟板pcn設計問題集第Y部分從pcb如何選材到運用等一系列問題進行總結。1、如何選擇PCB板材?選擇PCB板材必須在滿足設計需求和可量產性及成本中間取得平衡點。FPC軟板生產廠設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質問題會比較重要。例如，現在常用的FR-4材質，在幾個GHz的頻率時的介質損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質損在所設計的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。3、在高速設計中，如何解決信號的完整性問題?信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。