1. 從原理圖到PCB的設計流程建立元件參數——>輸入原理網表->設計參數設置->手工布局->手工布線->驗證設計——>復查->CAM輸出。2. 參數設置相鄰導線間距必須能滿足電氣安全要求，而且為了便于操作和生產，間距也應盡量寬些。最小間距至少要能適合承受的電壓，在布線密度較低時，信號線的間距可適當地加大，對高、低電平懸殊的信號線應盡可能地短且加大間距，一般情況下將走線間距設為8mil。焊盤內孔邊緣到印制板邊的距離要大于1mm，這樣可以避免加工時導致焊盤缺損。當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。3. 元器件布局實踐證明，即使電路原理圖設計正確，印制電路板設計不當，也會對電子設備的可靠性產生不利影響。例如，如果印制板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲;由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，因此，在設計印制電路板的時候，應注意采用正確的方法。每一個開關電源都有四個電流回路：◆ 電源開關交流回路◆ 輸出整流交流回路◆ 輸入信號源電流回路◆ 輸出負載電流回路輸入回路通過一個近似直流的電流對輸入電容充電，濾波電容主要起到一個寬帶儲能作用;類似地，輸出濾波電容也用來儲存來自輸出整流器的高頻能量，同時消除輸出負載回路的直流能量。所以，輸入和輸出濾波電容的接線端十分重要，輸入及輸出電流回路應分別只從濾波電容的接線端連接到電源;如果在輸入/輸出回路和電源開關/整流回路之間的連接無法與電容的接線端直接相連，交流能量將由輸入或輸出濾波電容并輻射到環境中去。電源開關交流回路和整流器的交流回路包含高幅梯形電流，這些電流中諧波成分很高，其頻率遠大于開關基頻，峰值幅度可高達持續輸入/輸出直流電流幅度的5倍，過渡時間通常約為50ns。這兩個回路最容易產生電磁干擾，因此必須在電源中其它印制線布線之前先布好這些交流回路，每個回路的三種主要的元件濾波電容、電源開關或整流器、電感或變壓器應彼此相鄰地進行放置，調整元件位置使它們之間的電流路徑盡可能短。

解決EMI問題的辦法很多，現代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發，討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI干擾源。我們應該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優良的電源層的電感要小，從而電感所合成的瞬態信號也小，進而降低共模EMI。當然，電源層到IC電源引腳的連線必須盡可能短，因為數位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

如果阻抗變化只發生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預算要求，阻抗變化必須小于10%。這有時很難做到，以 FR4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響，還和信號上升時間和驅動端到反射點處信號的時延有關。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發生反射，一次是阻抗變大，發生正反射，接著阻抗變小，發生負反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設傳輸信號為1V，第Y次正反射有0.2V被反射，1.2V繼續向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短，兩次反射幾乎同時發生，那么總的反射電壓只有0.04V，小于5%這一噪聲預算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的20%，反射信號就不會造成問題。如果信號上升時間為1ns，那么阻抗變化處的時延小于0.2ns對應1.2英寸，反射就不會產生問題。也就是說，對于本例情況，6mil寬走線的長度只要小于3cm就不會有問題。

PCB布局規則1、在通常情況下，所有的元件均應布置在電路板的同一面上，只有頂層元件過密時，才能將一些高度有限并且發熱量小的器件，如貼片電阻、貼片電容、貼片IC等放在底層。2、在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，在一般情況下不允許元件重疊;元件排列要緊湊，元件在整個版面上應分布均勻、疏密一致。3、電路板上不同組件相臨焊盤圖形之間的最小間距應在1MM以上。4、離電路板邊緣一般不小于2MM.電路板的最佳形狀為矩形，長寬比為3:2或4:3.電路板面尺大于200MM乘150MM時，應考慮電路板所能承受的機械強度。PCB設計設置技巧PCB設計在不同階段需要進行不同的各點設置，在布局階段可以采用大格點進行器件布局;對于IC、非定位接插件等大器件，可以選用50~100mil的格點精度進行布局，而對于電阻電容和電感等無源小器件，可采用25mil的格點進行布局。大格點的精度有利于器件的對齊和布局的美觀。PCB設計布局技巧在PCB的布局設計中要分析電路板的單元，依據起功能進行布局設計，對電路的全部元器件進行布局時，要符合以下原則：1、按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。2、以每個功能單元的核心元器件為中心，圍繞他來進行布局。元器件應均勻、整體、緊湊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。3、在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產。

在PCB(印制電路板)中，印制導線用來實現電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導線多為銅線，銅自身的物理特性也導致其在導電過程中必然存在一定的阻抗，導線中的電感成分會影響電壓信號的傳輸，而電阻成分則會影響電流信號的傳輸，在高頻線路中電感的影響尤為嚴重，因此，在PCB設計中必須注意和消除印制導線阻抗所帶來的影響。1印制導線產生干擾的原因PCB上的印制導線通電后在直流或交流狀態下分別對電流呈現電阻或感抗，而平行導線之間存在電感效應，電阻效應，電導效應，互感效應;一根導線上的變化電流必然影響另一根導線，從而產生干擾;PCB板外連接導線甚至元器件引線都可能成為發射或接收干擾信號的天線。印制導線的直流電阻和交流阻抗可以通過公式和公式來計算，R=PL/S和XL=2πfL式中L為印制導線長度(m)，s為導線截面積(mm2)，ρ為銅的電阻率，TT為常數，f為交流頻率。正是由于這些阻抗的存在，從而產生一定的電位差，這些電位差的存在，必然會帶來干擾，從而影響電路的正常工作。2 PCB電流與導線寬度的關系PCB導線寬度與電路電流承載值有關，一般導線越寬，承載電流的能力越強。在實際的PCB制作過程中，導線寬度應以能滿足電氣性能要求而又便于生產為宜，它的最小值以承受的電流大小而定，導線寬度和間距可取0.3mm(12mil)。導線的寬度在大電流的情況下還要考慮其溫升問題。PCB設計銅鉑厚度、線寬

吉林廠家FPC軟板相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，廠家FPC軟板走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。