覆銅時(shí)銅和導(dǎo)線(xiàn)之間的間距要改變覆銅時(shí)銅和導(dǎo)線(xiàn)以及焊盤(pán)之間的間距，方法如下：設(shè)計(jì)—規(guī)則—Electrical—clearance，點(diǎn)右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個(gè)對(duì)象匹配哪里”欄中選中“高級(jí)(查詢(xún))”，在右邊的“全查詢(xún)”欄中輸入(InPoly)，最后點(diǎn)“應(yīng)用”結(jié)束。如果輸入不對(duì)，選則“所有”后再選“高級(jí)(查詢(xún))”。pcb中放置某個(gè)器件時(shí)無(wú)論如何都報(bào)錯(cuò)在pcb中放置某個(gè)元件時(shí)，無(wú)論如何都報(bào)錯(cuò)，解決辦法是將規(guī)則里的線(xiàn)間距改小。如何選中所有連在一起的線(xiàn)或同一網(wǎng)絡(luò)的線(xiàn)按住“Ctrl”左鍵單擊想要選中的網(wǎng)絡(luò)線(xiàn)即可。無(wú)意中按出來(lái)個(gè)放大鏡在無(wú)意中按出來(lái)個(gè)放大鏡，用“SHIFT+M”取消或者選菜單項(xiàng)“工具”——“優(yōu)先選項(xiàng)”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

湖南開(kāi)發(fā)PCB鋁基板【第Y招】多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。開(kāi)發(fā)PCB鋁基板在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但是，同時(shí)也存在一個(gè)問(wèn)題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們?cè)谶M(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的PCB板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線(xiàn)規(guī)則來(lái)完成設(shè)計(jì)。　　【第二招】高速電子器件管腳間的引線(xiàn)彎折越少越好　　高頻電路布線(xiàn)的引線(xiàn)最好采用全直線(xiàn)，需要轉(zhuǎn)折，可用45度折線(xiàn)或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿(mǎn)足這一要求卻可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合。　　【第三招】高頻電路器件管腳間的引線(xiàn)越短越好　　信號(hào)的輻射強(qiáng)度是和信號(hào)線(xiàn)的走線(xiàn)長(zhǎng)度成正比的，高頻的信號(hào)引線(xiàn)越長(zhǎng)，它就越容易耦合到靠近它的元器件上去，所以對(duì)于諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線(xiàn)、USB線(xiàn)、HDMI線(xiàn)等高頻信號(hào)線(xiàn)都是要求盡可能的走線(xiàn)越短越好。　　【第四招】高頻電路器件管腳間的引線(xiàn)層間交替越少越好　　所謂“引線(xiàn)的層間交替越少越好”是指元件連接過(guò)程中所用的過(guò)孔(Via)越少越好。據(jù)側(cè)，一個(gè)過(guò)孔可帶來(lái)約0.5pF的分布電容，減少過(guò)孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

在高速設(shè)計(jì)中，可控阻抗板和線(xiàn)路的特性阻抗問(wèn)題困擾著許多中國(guó)工程師。本文通過(guò)簡(jiǎn)單而且直觀的方法介紹了特性阻抗的基本性質(zhì)、計(jì)算和測(cè)量方法。在高速設(shè)計(jì)中，可控阻抗板和線(xiàn)路的特性阻抗是最重要和最普遍的問(wèn)題之一。首先了解一下傳輸線(xiàn)的定義：傳輸線(xiàn)由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成，一個(gè)導(dǎo)體用來(lái)發(fā)送信號(hào)，另一個(gè)用來(lái)接收信號(hào)(切記“回路”取代“地”的概念)。在一個(gè)多層板中，每一條線(xiàn)路都是傳輸線(xiàn)的組成部分，鄰近的參考平面可作為第二條線(xiàn)路或回路。一條線(xiàn)路成為“性能良好”傳輸線(xiàn)的關(guān)鍵是使它的特性阻抗在整個(gè)線(xiàn)路中保持恒定。線(xiàn)路板成為“可控阻抗板”的關(guān)鍵是使所有線(xiàn)路的特性阻抗?jié)M足一個(gè)規(guī)定值，通常在25歐姆和70歐姆之間。在多層線(xiàn)路板中，傳輸線(xiàn)性能良好的關(guān)鍵是使它的特性阻抗在整條線(xiàn)路中保持恒定。但是，究竟什么是特性阻抗?理解特性阻抗最簡(jiǎn)單的方法是看信號(hào)在傳輸中碰到了什么。當(dāng)沿著一條具有同樣橫截面?zhèn)鬏斁€(xiàn)移動(dòng)時(shí)，這類(lèi)似圖1所示的微波傳輸。假定把1伏特的電壓階梯波加到這條傳輸線(xiàn)中，如把1伏特的電池連接到傳輸線(xiàn)的前端(它位于發(fā)送線(xiàn)路和回路之間)，一旦連接，這個(gè)電壓波信號(hào)沿著該線(xiàn)以光速傳播，它的速度通常約為6英寸/納秒。當(dāng)然，這個(gè)信號(hào)確實(shí)是發(fā)送線(xiàn)路和回路之間的電壓差，它可以從發(fā)送線(xiàn)路的任何一點(diǎn)和回路的相臨點(diǎn)來(lái)衡量。圖2是該電壓信號(hào)的傳輸示意圖。Zen的方法是先“產(chǎn)生信號(hào)”，然后沿著這條傳輸線(xiàn)以6英寸/納秒的速度傳播。第Y個(gè)0.01納秒前進(jìn)了0.06英寸，這時(shí)發(fā)送線(xiàn)路有多余的正電荷，而回路有多余的負(fù)電荷，正是這兩種電荷差維持著這兩個(gè)導(dǎo)體之間的1伏電壓差，而這兩個(gè)導(dǎo)體又組成了一個(gè)電容器。在下一個(gè)0.01納秒中，又要將一段0.06英寸傳輸線(xiàn)的電壓從0調(diào)整到1伏特，這必須加一些正電荷到發(fā)送線(xiàn)路，而加一些負(fù)電荷到接收線(xiàn)路。每移動(dòng)0.06英寸，必須把更多的正電荷加到發(fā)送線(xiàn)路，而把更多的負(fù)電荷加到回路。每隔0.01納秒，必須對(duì)傳輸線(xiàn)路的另外一段進(jìn)行充電，然后信號(hào)開(kāi)始沿著這一段傳播。電荷來(lái)自傳輸線(xiàn)前端的電池，當(dāng)沿著這條線(xiàn)移動(dòng)時(shí)，就給傳輸線(xiàn)的連續(xù)部分充電，因而在發(fā)送線(xiàn)路和回路之間形成了1伏特的電壓差。每前進(jìn)0.01納秒，就從電池中獲得一些電荷(±Q)，恒定的時(shí)間間隔(±t)內(nèi)從電池中流出的恒定電量(±Q)就是一種恒定電流。流入回路的負(fù)電流實(shí)際上與流出的正電流相等，而且正好在信號(hào)波的前端，交流電流通過(guò)上、下線(xiàn)路組成的電容，結(jié)束整個(gè)循環(huán)過(guò)程。

在基于信號(hào)完整性計(jì)算機(jī)分析的PCB設(shè)計(jì)方法中，最為核心的部分就是PCB板級(jí)信號(hào)完整性模型的建立，這是與傳統(tǒng)的設(shè)計(jì)方法的區(qū)別之處。SI模型的正確性將決定設(shè)計(jì)的正確性，而SI模型的可建立性則決定了這種設(shè)計(jì)方法的可行性。目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測(cè)量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱(chēng)為行為級(jí)模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點(diǎn)是建模和使用簡(jiǎn)單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線(xiàn)性、大功率的情況下行為級(jí)模型是一個(gè)選擇。缺點(diǎn)是精度較差，一致性不能保證，受測(cè)試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級(jí)別上提供這種模型，滿(mǎn)足不同的精度需要。缺點(diǎn)是模型復(fù)雜，計(jì)算時(shí)間長(zhǎng)。一般驅(qū)動(dòng)器和接收器的模型由器件廠商提供，傳輸線(xiàn)的模型通常從場(chǎng)分析器中提取，封裝和連接器的模型即可以由場(chǎng)分析器提取，又可以由制造廠商提供。在電子設(shè)計(jì)中已經(jīng)有多種可以用于PCB板級(jí)信號(hào)完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線(xiàn)等因素，都會(huì)引起信號(hào)完整性問(wèn)題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計(jì)過(guò)程中充分考慮到信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門(mén)課題。基于信號(hào)完整性計(jì)算機(jī)分析的高速數(shù)字PCB板設(shè)計(jì)方法能有效地實(shí)現(xiàn)PCB設(shè)計(jì)的信號(hào)完整性。1. 信號(hào)完整性問(wèn)題概述信號(hào)完整性(SI)是指信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)IC，則該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。從廣義上講，信號(hào)完整性問(wèn)題主要表現(xiàn)為5個(gè)方面：延遲、反射、串?dāng)_、同步切換噪聲(SSN)和電磁兼容性(EMI)。延遲是指信號(hào)在PCB板的導(dǎo)線(xiàn)上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，在高速數(shù)字系統(tǒng)中，傳輸延遲主要取決于導(dǎo)線(xiàn)的長(zhǎng)度和導(dǎo)線(xiàn)周?chē)橘|(zhì)的介電常數(shù)。另外，當(dāng)PCB板上導(dǎo)線(xiàn)(高速數(shù)字系統(tǒng)中稱(chēng)為傳輸線(xiàn))的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)到達(dá)接收端后有一部分能量將沿著傳輸線(xiàn)反射回去，使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過(guò)沖和下沖。信號(hào)如果在傳輸線(xiàn)上來(lái)回反射，就會(huì)產(chǎn)生振鈴和環(huán)繞振蕩。