1、PCB分板機對于運轉問題的原因：蓄電池沒有充足電力，蓄電池和啟動電機之間的連接斷開。蓄電池或接線卡子出現的氧化的現象;電磁開關與兩大接線柱接觸不良或是導流片被嚴重燒蝕;電刷出現磨損、折斷或是電刷卡在刷架中;電刷整流器間存在油污或是整流片的嚴重燒蝕。2、繞組部分短路或斷路：有三個原因會出現這種情況，一是電樞繞組或是換向器片出現脫焊現象，二是軸承或銅套出現磨損導致轉子掃膛，三是在安裝的時候4個電刷的位置裝錯了或是新換的軸套間隙過大。PCB分板機啟動時空轉：撥叉安裝不正確，撥叉滑柱裝置在挪動襯套內讓電動機齒輪不可能與撥叉一同轉動。3.PCB分板機啟動電機就會轉動。電磁開關鐵芯和接盤推桿間間的間隙太大會造成單向離合器打滑，無法帶動飛輪齒圈轉動。啟動電機齒輪一旦嚴重磨損，就會無法與飛輪齒圈很好地磨合。電磁開關常吸常開，是指在按下啟動開關后，電磁開關的鐵芯剛被吸上去就會馬上脫下來，脫下來后又會被吸上去，然后又馬上脫下來，達不到啟動發起機的效果1。呈現這種毛病現象的常見緣由是堅持線圈斷路。

一個布局是否合理沒有判斷標準，可以采用一些相對簡單的標準來判斷布局的優劣。最常用的標準就是使飛線總長度盡可能短。一般來說，飛線總長度越短，意味著布線總長度也是越短(注意：這只是相對于大多數情況是正確的，并不是完全正確);走線越短，走線所占據的印制板面積也就越小，布通率越高。在走線盡可能短的同時，還必須考慮布線密度的問題。如何布局才能使飛線總長度最短并且保證布局密度不至于過高而不能實現是個很復雜的問題。因為，調整布局就是調整封裝的放置位置，一個封裝的焊盤往往和幾個甚至幾十個網絡同時相關聯，減小一個網絡飛線長度可能會增長另一個網絡的飛線長度。如何能夠調整封裝的位置到最佳點實在給不出太實用的標準，實際操作時，主要依靠設計者的經驗觀查屏幕顯示的飛線是否簡捷、有序和計算出的總長度是否最短。飛線是手工布局和布線的主要參考標準，手工調整布局時盡量使飛線走最短路徑，手工布線時常常按照飛線指示的路徑連接各個焊盤。Protel的飛線優化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數設置中的飛線模式頁可以設置飛線連接策略，應該選擇最短樹策略。動態飛線在有關飛線顯示和控制一節中已經講到： 執行顯示網絡飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關打開，執行隱含全部飛線命令后飛線顯示開關關閉。

如果阻抗變化只發生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預算要求，阻抗變化必須小于10%。這有時很難做到，以 FR4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響，還和信號上升時間和驅動端到反射點處信號的時延有關。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發生反射，一次是阻抗變大，發生正反射，接著阻抗變小，發生負反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設傳輸信號為1V，第Y次正反射有0.2V被反射，1.2V繼續向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短，兩次反射幾乎同時發生，那么總的反射電壓只有0.04V，小于5%這一噪聲預算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的20%，反射信號就不會造成問題。如果信號上升時間為1ns，那么阻抗變化處的時延小于0.2ns對應1.2英寸，反射就不會產生問題。也就是說，對于本例情況，6mil寬走線的長度只要小于3cm就不會有問題。

解決EMI問題的辦法很多，現代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從最基本的PCB布板出發，討論PCB分層堆疊在控制EMI輻射中的作用和設計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI干擾源。我們應該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優良的電源層的電感要小，從而電感所合成的瞬態信號也小，進而降低共模EMI。當然，電源層到IC電源引腳的連線必須盡可能短，因為數位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

開發線路板貼片Via hole導通孔起線路互相連結導通的作用，電子行業的發展，同時也促進PCB的發展，也對印制板制作工藝和表面貼裝技術提出更高要求。線路板貼片生產商Via hole塞孔工藝應運而生，同時應滿足下列要求：(一)導通孔內有銅即可，阻焊可塞可不塞;(二)導通孔內必須有錫鉛，有一定的厚度要求(4微米)，不得有阻焊油墨入孔，造成孔內藏錫珠;(三)導通孔必須有阻焊油墨塞孔，不透光，不得有錫圈，錫珠以及平整等要求。隨著電子產品向“輕、薄、短、小”方向發展，PCB也向高密度、高難度發展，因此出現大量SMT、BGA的PCB，而客戶在貼裝元器件時要求塞孔，主要有五個作用：(一)防止PCB過波峰焊時錫從導通孔貫穿元件面造成短路;特別是我們把過孔放在BGA焊盤上時，就必須先做塞孔，再鍍金處理，便于BGA的焊接。(二)避免助焊劑殘留在導通孔內;(三)電子廠表面貼裝以及元件裝配完成后PCB在測試機上要吸真空形成負壓才完成：(四)防止表面錫膏流入孔內造成虛焊，影響貼裝;