相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

臺灣廠家FPC軟板在基于信號完整性計算機分析的PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，FPC軟板生產商這是與傳統的設計方法的區別之處。SI模型的正確性將決定設計的正確性，而SI模型的可建立性則決定了這種設計方法的可行性。目前構成器件模型的方法有兩種：一種是從元器件的電學工作特性出發，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數。其優點是建模和使用簡單方便，節約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術和精度的影響。另一種是以元器件的工作原理為基礎，從元器件的數學方程式出發，得到的器件模型及模型參數與器件的物理工作原理有密切的關系。SPICE 模型是這種模型中應用最廣泛的一種。其優點是精度較高，特別是隨著建模手段的發展和半導體工藝的進步和規范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復雜，計算時間長。一般驅動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設計中已經有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

一、拿一塊PCB板，首先需要在紙上記錄好所有元氣件的型號，參數以及位置，尤其是二極管、三級管的方向，IC缺口的方向。最好用數碼相機拍兩張元器件位置的照片。二、拆掉所有元件，要將PAD孔里的錫去掉。用酒精將板子擦洗干凈，然后放入掃描儀，在掃描儀掃描的時候要稍調高一下掃描的像素，得到較清晰的板子圖像。再用水紗紙將頂層和底層輕微打磨，打磨到銅膜發亮，放入掃描儀，啟動PHOTOSHOP，用彩色方式將兩層分別掃入。注意，PCB在掃描儀內擺放一定要橫平豎直，否則掃描的圖象就無法使用。三、調整畫布的對比度，明暗度，使有銅膜的部分和沒有銅膜的部分形成強烈對比，然后將圖轉為黑白，檢查線條是否清晰，如果不清晰，就要繼續調節。如果清晰，將圖存為黑白BMP格式兩個文件，如果發現圖形有問題，還需用PHOTOSHOP進行修正。四、將兩個BMP格式的文件分別轉為PROTEL格式文件，在PROTEL中調入兩層，如果兩層的PAD和VIA的位置基本重合，表明前幾個步驟做的很好，如果有偏差，則重復第三步，直到吻合為止，將TOP層的BMP轉化為TOP.PCB，注意要轉化到SILK層，就是黃色的那層，然后你在TOP層描線就是了，并且根據第二步的圖紙放置器件。畫完后將SILK層刪掉,不斷重復知道繪制好所有的層。五、在PROTEL中將TOP.PCB和BOT.PCB調入，合為一個圖就OK了。用激光打印機將TOP LAYER，BOTTOM LAYER分別打印到透明膠片上(1：1的比例)，把膠片放到那塊PCB上，比較一下是否有誤，如果沒錯，就算成功。

在PCB(印制電路板)中，印制導線用來實現電路元件和器件之間電氣連接，是PCB中的重要組件，PCB導線多為銅線，銅自身的物理特性也導致其在導電過程中必然存在一定的阻抗，導線中的電感成分會影響電壓信號的傳輸，而電阻成分則會影響電流信號的傳輸，在高頻線路中電感的影響尤為嚴重，因此，在PCB設計中必須注意和消除印制導線阻抗所帶來的影響。1印制導線產生干擾的原因PCB上的印制導線通電后在直流或交流狀態下分別對電流呈現電阻或感抗，而平行導線之間存在電感效應，電阻效應，電導效應，互感效應;一根導線上的變化電流必然影響另一根導線，從而產生干擾;PCB板外連接導線甚至元器件引線都可能成為發射或接收干擾信號的天線。印制導線的直流電阻和交流阻抗可以通過公式和公式來計算，R=PL/S和XL=2πfL式中L為印制導線長度(m)，s為導線截面積(mm2)，ρ為銅的電阻率，TT為常數，f為交流頻率。正是由于這些阻抗的存在，從而產生一定的電位差，這些電位差的存在，必然會帶來干擾，從而影響電路的正常工作。2 PCB電流與導線寬度的關系PCB導線寬度與電路電流承載值有關，一般導線越寬，承載電流的能力越強。在實際的PCB制作過程中，導線寬度應以能滿足電氣性能要求而又便于生產為宜，它的最小值以承受的電流大小而定，導線寬度和間距可取0.3mm(12mil)。導線的寬度在大電流的情況下還要考慮其溫升問題。PCB設計銅鉑厚度、線寬

一個高明的CAD工程師需要做的是：如何綜合考慮各方意見，達到最佳結合點。以下為EDADOC專家根據個人在通訊產品PCB設計的多年經驗，所總結出來的層疊設計參考，與大家共享。 PCB層疊設計基本原則 CAD工程師在完成布局(或預布局)后，重點對本板的布線瓶徑處進行分析，再結合EDA軟件關于布線密度(PIN/RAT)的報告參數、綜合本板諸如差分線、敏感信號線、特殊拓撲結構等有特殊布線要求的信號數量、種類確定布線層數;再根據單板的電源、地的種類、分布、有特殊布線需求的信號層數，綜合單板的性能指標要求與成本承受能力，確定單板的電源、地的層數以及它們與信號層的相對排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號層盡可能與地平面相鄰(確保關鍵信號層與地平面相鄰);C)主電源盡可能與其對應地相鄰;D)盡量避免兩信號層直接相鄰;

覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅，數字地和模擬地分開來敷銅自不多言。同時在覆銅之前，首先加粗相應的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個不同形狀的多變形結構。覆銅需要處理好幾個問題：一是不同地的單點連接，二是晶振附近的覆銅，電路中的晶振為一高頻發射源，做法是在環繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區)問題，如果覺得很大，那就定義個地過孔添加進去也費不了多大的事。另外，大面積覆銅好還是網格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至會起泡。從這點來說，網格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網格，低頻電路有大電流的電路等常用完整的鋪銅。補充下：在數字電路中，特別是帶MCU的電路中，兆級以上工作頻率的電路，敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個核心模塊(也都是數字電路)在允許的情況下也會分區敷銅，然后再用線把各個敷銅連接起來，這樣做的目的也是為了減小各級電路之間的影響。對于數字電路模擬電路 混合的電路，地線的獨立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點：模擬電路里的地線分布，很多時候不能簡單敷成一片銅皮就了事，因為模擬電路里很注重前后級的互相影響，而且模擬地也要求單點接地，所以能不能把模擬地敷成銅皮還得根據實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)