(一) 畫好原理圖很多工程師都覺得layout工作更重要一些，原理圖就是為了生成網表方便PCB做檢查用的。其實，在后續電路調試過程中原理圖的作用會更大一些。無論是查找問題還是和同事交流，還是原理圖更直觀更方便。另外養成在原理圖中做標注的習慣，把各部分電路在layout的時候要注意到的問題標注在原理圖上，對自己或者對別人都是一個很好的提醒。層次化原理圖，把不同功能不同模塊的電路分成不同的頁，這樣無論是讀圖還是以后重復使用都能明顯的減少工作量。使用成熟的設計總是要比設計新電路的風險小。每次看到把所有電路都放在一張圖紙上，一片密密麻麻的器件，腦袋就能大一圈。(二) 好好進行電路布局心急的工程師畫完原理圖，把網表導入PCB后就迫不及待的把器件放好，開始拉線。其實一個好的PCB布局能讓你后面的拉線工作變得簡單，讓你的PCB工作的更好。每一塊板子都會有一個信號路徑，PCB布局也應該盡量遵循這個信號路徑，讓信號在板子上可以順暢的傳輸，人們都不喜歡走迷宮，信號也一樣。如果原理圖是按照模塊設計的，PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區域。模擬數字分開，電源信號分開，發熱器件和易感器件分開，體積較大的器件不要太靠近板邊，注意射頻信號的屏蔽等等……多花一分的時間去優化PCB的布局，就能在拉線的時候節省更多的時間。

從IC芯片的發展及封裝形式來看，芯片體積越來越小、引腳數越來越多;同時，由于近年來IC工藝的發展，使得其速度也越來越高。這就帶來了一個問題，即電子設計的體積減小導致電路的布局布線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問題成為一個設計能否成功的關鍵因素。隨著電子系統中邏輯復雜度和時鐘頻率的迅速提高，信號邊沿不斷變陡，印刷電路板的線跡互連和板層特性對系統電氣性能的影響也越發重要。對于低頻設計，線跡互連和板層的影響可以不考慮，但當頻率超過50 MHz時，互連關系必須考慮，而在*定系統性能時還必須考慮印刷電路板板材的電參數。因此，高速系統的設計必須面對互連延遲引起的時序問題以及串擾、傳輸線效應等信號完整性(Signal Integrity，SI)問題。當硬件工作頻率增高后，每一根布線網絡上的傳輸線都可能成為發射天線，對其他電子設備產生電磁輻射或與其他設備相互干擾，從而使硬件時序邏輯產生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標準提出了解決硬件實際布線網絡可能產生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數字電路設計的幾個基本概念在高速數字電路中，由于串擾、反射、過沖、振蕩、地彈、偏移等信號完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外，隨著現有電氣系統耦合結構越來越復雜，電磁兼容性也變成了一個不能不考慮的問題。要解決高速電路設計的問題，首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的，而是由信號的邊沿速度決定的，一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統中，也會出現信號完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號邊沿比以前更陡更快，因此在工作時鐘不高的情況下也屬于高速器件，隨之帶來了信號完整性的種種問題。

安徽廠家PCB打樣通訊與計算機技術的高速發展使得高速PCB設計進入了千兆位領域，新的高速器件應用使得如此高的速率在背板和單板上的長距離傳輸成為可能，PCB打樣生產廠但與此同時，PCB設計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸的質量，主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致，而是板級設計中多種因素共同引起。在千兆位設備的PCB板設計中，一個好的信號完整性設計要求工程師全面考慮器件、傳輸線互聯方案、電源分配以及EMC方面的問題。高速PCB設計EDA工具已經從單純的仿真驗證發展到設計和驗證相結合，幫助設計者在設計早期設定規則以避免錯誤而不是在設計后期發現問題。隨著數據速率越來越高設計越來越復雜，高速PCB系統分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設計空間參數掃描分析、EMC設計、電源系統穩定性分析等。這里我們將著重討論在千兆位設備PCB設計中信號完整性分析應考慮的一些問題。高速器件與器件模型盡管千兆位發送與接收元器件供應商會提供有關芯片的設計資料，但是器件供應商對于新器件信號完整性的了解也存在一個過程，這樣器件供應商給出的設計指南可能并不成熟，還有就是器件供應商給出的設計約束條件通常都是非?？量痰模瑢υO計工程師來說要滿足所有的設計規則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應商的約束規則和實際設計進行分析，考察和優化元器件選擇、拓撲結構、匹配方案、匹配元器件的值，并最終開發出確保信號完整性的PCB布局布線規則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。

1. 從原理圖到PCB的設計流程建立元件參數——>輸入原理網表->設計參數設置->手工布局->手工布線->驗證設計——>復查->CAM輸出。2. 參數設置相鄰導線間距必須能滿足電氣安全要求，而且為了便于操作和生產，間距也應盡量寬些。最小間距至少要能適合承受的電壓，在布線密度較低時，信號線的間距可適當地加大，對高、低電平懸殊的信號線應盡可能地短且加大間距，一般情況下將走線間距設為8mil。焊盤內孔邊緣到印制板邊的距離要大于1mm，這樣可以避免加工時導致焊盤缺損。當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。3. 元器件布局實踐證明，即使電路原理圖設計正確，印制電路板設計不當，也會對電子設備的可靠性產生不利影響。例如，如果印制板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲;由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，因此，在設計印制電路板的時候，應注意采用正確的方法。每一個開關電源都有四個電流回路：◆ 電源開關交流回路◆ 輸出整流交流回路◆ 輸入信號源電流回路◆ 輸出負載電流回路輸入回路通過一個近似直流的電流對輸入電容充電，濾波電容主要起到一個寬帶儲能作用;類似地，輸出濾波電容也用來儲存來自輸出整流器的高頻能量，同時消除輸出負載回路的直流能量。所以，輸入和輸出濾波電容的接線端十分重要，輸入及輸出電流回路應分別只從濾波電容的接線端連接到電源;如果在輸入/輸出回路和電源開關/整流回路之間的連接無法與電容的接線端直接相連，交流能量將由輸入或輸出濾波電容并輻射到環境中去。電源開關交流回路和整流器的交流回路包含高幅梯形電流，這些電流中諧波成分很高，其頻率遠大于開關基頻，峰值幅度可高達持續輸入/輸出直流電流幅度的5倍，過渡時間通常約為50ns。這兩個回路最容易產生電磁干擾，因此必須在電源中其它印制線布線之前先布好這些交流回路，每個回路的三種主要的元件濾波電容、電源開關或整流器、電感或變壓器應彼此相鄰地進行放置，調整元件位置使它們之間的電流路徑盡可能短。

一、快速確定PCB外形設計PCB先要確定電路板的外形，通常就是在禁止布線層畫出電氣的布線范圍。除非有特殊要求，一般電路板的形狀都為矩形，長寬比一般為3：2或者4：3較為理想。在畫之前可以任意畫出兩條橫線和兩條豎線，然后利用“放置工具條”里的“設置原點”工具將某一條線段的端點設為原點即坐標為(0，0)，之后雙擊每一條線段，對其起點和終點的坐標值進行相應的更改，使4條線段首尾相接，形成一個封閉的矩形框，電路板的外型確定也就完成了。如果在畫圖的過程中需要調整電路板的大小，只要修改每條線段的相應坐標值即可。從成本、敷銅線長度、抗噪聲能力考慮，電路板尺寸越小越好，但是板尺寸太小，則散熱不良，且相鄰的導線容易引起干擾。不過，當電路板的尺寸大于200mm×150mm時，應該考慮電路板的機械強度，適當加裝固定孔，以便起到支撐的作用。二、元件布局開始布局之前首先要通過網絡表載入元器件，這個過程中經常會遇到網絡表無法完全載入的錯誤，主要可歸為兩類：一類是找不到元件，解決方法是確認原理圖中已定義元件的封裝形式，并確認已添加相應的PCB元件庫，若仍找不到元件就要自己造一個元件封裝了;另一類是丟失引腳，最常見的就是二極管、三極管的引腳丟失，這是由于原理圖中的引腳一般是字母A、K、E、B、C，而PCB元件的引腳則是數字1、2、3，解決方法就是更改原理圖的定義，或者更改PCB元件的定義使其一致即可。有經驗的設計者一般都會根據實際元件的封裝外形建立一個自己的PCB元件庫，使用方便而且不易出錯。進行布局時，必須要遵循一些基本規則：(1)特殊元件特殊考慮高頻元件之間要盡量靠近，連線越短越好;具有高電位差的元件之間距離盡量加大;重量大的元器件應該有支架固定;發熱的元件應遠離熱敏元件并加裝相應的散熱片或置于板外;電位器、可調電感線圈、可變電容、微動開關等可調元件的布局應該考慮整機的結構要求，以方便調節為準?？傊?，一些特殊的元器件在布局時要從元件本身的特性、機箱的結構、維修調試的方便性等多方面綜合考慮，以保證做出一塊穩定、好用的PCB板。