1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進(jìn)行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。(3)應(yīng)留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進(jìn)行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

在PCB板的設(shè)計當(dāng)中，可以通過分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計。在設(shè)計過程中，通過預(yù)測可以將絕大多數(shù)設(shè)計修改僅限于增減元器件。通過調(diào)整PCB布局布線，能夠很好地防范ESD。以下是一些常見的防范措施。1、盡可能使用多層PCB相對于雙面PCB而言，地平面和電源平面，以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合，使之達(dá)到雙面PCB的1/10到1/100。盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內(nèi)層線。2、對于雙面PCB來說，要采用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要盡可能多地連接。一面的柵格尺寸小于等于60mm，如果可能，柵格尺寸應(yīng)小于13mm。3、確保每一個電路盡可能緊湊。4、盡可能將所有連接器都放在一邊。5、在每一層的機(jī)箱地和電路地之間，要設(shè)置相同的“隔離區(qū)”;如果可能，保持間隔距離為0.64mm。6、PCB裝配時，不要在頂層或者底層的焊盤上涂覆任何焊料。使用具有內(nèi)嵌墊圈的螺釘來實(shí)現(xiàn)PCB與金屬機(jī)箱/屏蔽層或接地面上支架的緊密接觸。

一個高明的CAD工程師需要做的是：如何綜合考慮各方意見，達(dá)到最佳結(jié)合點(diǎn)。以下為EDADOC專家根據(jù)個人在通訊產(chǎn)品PCB設(shè)計的多年經(jīng)驗(yàn)，所總結(jié)出來的層疊設(shè)計參考，與大家共享。 PCB層疊設(shè)計基本原則 CAD工程師在完成布局(或預(yù)布局)后，重點(diǎn)對本板的布線瓶徑處進(jìn)行分析，再結(jié)合EDA軟件關(guān)于布線密度(PIN/RAT)的報告參數(shù)、綜合本板諸如差分線、敏感信號線、特殊拓?fù)浣Y(jié)構(gòu)等有特殊布線要求的信號數(shù)量、種類確定布線層數(shù);再根據(jù)單板的電源、地的種類、分布、有特殊布線需求的信號層數(shù)，綜合單板的性能指標(biāo)要求與成本承受能力，確定單板的電源、地的層數(shù)以及它們與信號層的相對排布位置。單板層的排布一般原則：A)與元件面相鄰的層為地平面，提供器件屏蔽層以及為頂層布線提供回流平面;B)所有信號層盡可能與地平面相鄰(確保關(guān)鍵信號層與地平面相鄰);C)主電源盡可能與其對應(yīng)地相鄰;D)盡量避免兩信號層直接相鄰;

吉林廠家線路板印制從IC芯片的發(fā)展及封裝形式來看，芯片體積越來越小、引腳數(shù)越來越多;同時，由于近年來IC工藝的發(fā)展，使得其速度也越來越高。線路板印制加工廠這就帶來了一個問題，即電子設(shè)計的體積減小導(dǎo)致電路的布局布線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問題成為一個設(shè)計能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時鐘頻率的迅速提高，信號邊沿不斷變陡，印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計，線跡互連和板層的影響可以不考慮，但當(dāng)頻率超過50 MHz時，互連關(guān)系必須考慮，而在*定系統(tǒng)性能時還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計必須面對互連延遲引起的時序問題以及串?dāng)_、傳輸線效應(yīng)等信號完整性(Signal Integrity，SI)問題。當(dāng)硬件工作頻率增高后，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線，對其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。1 高速數(shù)字電路設(shè)計的幾個基本概念在高速數(shù)字電路中，由于串?dāng)_、反射、過沖、振蕩、地彈、偏移等信號完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要;另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來越復(fù)雜，電磁兼容性也變成了一個不能不考慮的問題。要解決高速電路設(shè)計的問題，首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的，而是由信號的邊沿速度決定的，一般認(rèn)為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統(tǒng)中，也會出現(xiàn)信號完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I/O端口的信號邊沿比以前更陡更快，因此在工作時鐘不高的情況下也屬于高速器件，隨之帶來了信號完整性的種種問題。