1.系統布局是否保證布線的合理或者最優，是否能保證布線的可靠進行，是否能保證電路工作的可靠性。在布局的時候需要對信號的走向以及電源和地線網絡有整體的了解和規劃。2.印制板尺寸是否與加工圖紙尺寸相符，能否符合PCB制造工藝要求、有無行為標記。這一點需要特別注意，不少PCB板的電路布局和布線都設計得很漂亮、合理，但是疏忽了定位接插件的精確定位，導致設計的電路無法和其他電路對接。3.元件在二維、三維空間上有無沖突。注意器件的實際尺寸，特別是器件的高度。在焊接免布局的元器件，高度一般不能超過3mm。4.元件布局是否疏密有序、排列整齊，是否全部布完。在元器件布局的時候，不僅要考慮信號的走向和信號的類型、需要注意或者保護的地方，同時也要考慮器件布局的整體密度，做到疏密均勻。5.需經常更換的元件能否方便地更換，插件板插入設備是否方便。應保證經常更換的元器件的更換和接插的方便和可靠。6.調整可調元件是否方便。7.熱敏元件與發熱元件之間是否有適當的距離。8.在需要散熱的地方是否裝有散熱器或者風扇，空氣流是否通暢。應注意元器件和電路板的散熱。9.信號走向是否順暢且互連最短。10.插頭、插座等與機械設計是否矛盾。11.線路的干擾問題是否有所考慮。12.電路板的機械強度和性能是否有所考慮。13.電路板布局的藝術性及其美觀性。

相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

通訊與計算機技術的高速發展使得高速PCB設計進入了千兆位領域，新的高速器件應用使得如此高的速率在背板和單板上的長距離傳輸成為可能，但與此同時，PCB設計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸的質量，主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致，而是板級設計中多種因素共同引起。在千兆位設備的PCB板設計中，一個好的信號完整性設計要求工程師全面考慮器件、傳輸線互聯方案、電源分配以及EMC方面的問題。高速PCB設計EDA工具已經從單純的仿真驗證發展到設計和驗證相結合，幫助設計者在設計早期設定規則以避免錯誤而不是在設計后期發現問題。隨著數據速率越來越高設計越來越復雜，高速PCB系統分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設計空間參數掃描分析、EMC設計、電源系統穩定性分析等。這里我們將著重討論在千兆位設備PCB設計中信號完整性分析應考慮的一些問題。高速器件與器件模型盡管千兆位發送與接收元器件供應商會提供有關芯片的設計資料，但是器件供應商對于新器件信號完整性的了解也存在一個過程，這樣器件供應商給出的設計指南可能并不成熟，還有就是器件供應商給出的設計約束條件通常都是非?？量痰?，對設計工程師來說要滿足所有的設計規則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應商的約束規則和實際設計進行分析，考察和優化元器件選擇、拓撲結構、匹配方案、匹配元器件的值，并最終開發出確保信號完整性的PCB布局布線規則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。

如果阻抗變化只發生一次，例如線寬從8mil變到6mil后，一直保持6mil寬度這種情況，要達到突變處信號反射噪聲不超過電壓擺幅的5%這一噪聲預算要求，阻抗變化必須小于10%。這有時很難做到，以 FR4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil后特性阻抗變成54.2歐姆，阻抗變化率達到了20%。反射信號的幅度必然超標。至于對信號造成多大影響，還和信號上升時間和驅動端到反射點處信號的時延有關。但至少這是一個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。如果阻抗變化發生兩次，例如線寬從8mil變到6mil后，拉出2cm后又變回8mil。那么在2cm長6mil寬線條的兩個端點處都會發生反射，一次是阻抗變大，發生正反射，接著阻抗變小，發生負反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設傳輸信號為1V，第Y次正反射有0.2V被反射，1.2V繼續向前傳輸，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短，兩次反射幾乎同時發生，那么總的反射電壓只有0.04V，小于5%這一噪聲預算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的20%，反射信號就不會造成問題。如果信號上升時間為1ns，那么阻抗變化處的時延小于0.2ns對應1.2英寸，反射就不會產生問題。也就是說，對于本例情況，6mil寬走線的長度只要小于3cm就不會有問題。

一個布局是否合理沒有判斷標準，可以采用一些相對簡單的標準來判斷布局的優劣。最常用的標準就是使飛線總長度盡可能短。一般來說，飛線總長度越短，意味著布線總長度也是越短(注意：這只是相對于大多數情況是正確的，并不是完全正確);走線越短，走線所占據的印制板面積也就越小，布通率越高。在走線盡可能短的同時，還必須考慮布線密度的問題。如何布局才能使飛線總長度最短并且保證布局密度不至于過高而不能實現是個很復雜的問題。因為，調整布局就是調整封裝的放置位置，一個封裝的焊盤往往和幾個甚至幾十個網絡同時相關聯，減小一個網絡飛線長度可能會增長另一個網絡的飛線長度。如何能夠調整封裝的位置到最佳點實在給不出太實用的標準，實際操作時，主要依靠設計者的經驗觀查屏幕顯示的飛線是否簡捷、有序和計算出的總長度是否最短。飛線是手工布局和布線的主要參考標準，手工調整布局時盡量使飛線走最短路徑，手工布線時常常按照飛線指示的路徑連接各個焊盤。Protel的飛線優化算法可以有效地解決飛線連接的最短路徑問題。飛線的連接策略Protel提供了兩種飛線連接方式供使用者選擇：順序飛線和最短樹飛線。在布線參數設置中的飛線模式頁可以設置飛線連接策略，應該選擇最短樹策略。動態飛線在有關飛線顯示和控制一節中已經講到： 執行顯示網絡飛線、顯示封裝飛線和顯示全部飛線命令之一后飛線顯示開關打開，執行隱含全部飛線命令后飛線顯示開關關閉。

上海廠家FPC柔性版尤其在使用高速數據網絡時，攔截大量信息所需要的時間顯著低于攔截低速數據傳輸所需要的時間。廠家FPC柔性版數據雙絞線中的絞合線對在低頻下可以靠自身的絞合來抵抗外來干擾及線對之間的串音，但在高頻情況下(尤其在頻率超過250MHz以上時)，僅靠線對絞合已無法達到抗干擾的目的，只有屏蔽才能夠抵抗外界干擾。電纜屏蔽層的作用就像一個法拉第護罩，干擾信號會進入到屏蔽層里，但卻進入不到導體中。因此，數據傳輸可以無故障運行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發，因而防止了網絡傳輸被攔截。屏蔽網絡(屏蔽的電纜及元器件)能夠顯著減小進入到周圍環境中而可能被攔截的電磁能輻射等級。不同干擾場的屏蔽選擇干擾場主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾，馬達、熒光燈以及電源線是通常的電磁干擾源。射頻干擾(RFI)是指無線頻率干擾，主要是高頻干擾。無線電、電視轉播、雷達及其他無線通訊是通常的射頻干擾源。對于抵抗電磁干擾，選擇編織屏蔽最為有效，因其具有較低的臨界電阻;對于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長的變化，它所產生的縫隙使得高頻信號可自由進出導體;而對于高低頻混合的干擾場，則要采用具有寬帶覆蓋功能的箔層加編織網的組合屏蔽方式。通常，網狀屏蔽覆蓋率越高，屏蔽效果就越好。