在基于信號完整性計算機分析的PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統的設計方法的區別之處。SI模型的正確性將決定設計的正確性，而SI模型的可建立性則決定了這種設計方法的可行性。目前構成器件模型的方法有兩種：一種是從元器件的電學工作特性出發，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數。其優點是建模和使用簡單方便，節約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型是一個選擇。缺點是精度較差，一致性不能保證，受測試技術和精度的影響。另一種是以元器件的工作原理為基礎，從元器件的數學方程式出發，得到的器件模型及模型參數與器件的物理工作原理有密切的關系。SPICE 模型是這種模型中應用最廣泛的一種。其優點是精度較高，特別是隨著建模手段的發展和半導體工藝的進步和規范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點是模型復雜，計算時間長。一般驅動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。在電子設計中已經有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

PCB上的任何一條走線在通過高頻信號的情況下都會對該信號造成時延時，蛇形走線的主要作用是補償“同一組相關”信號線中延時較小的部分，這些部分通常是沒有或比其它信號少通過另外的邏輯處理;最典型的就是時鐘線，通常它不需經過任何其它邏輯處理，因而其延時會小于其它相關信號。高速數字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內,保證系統在同一周期內讀取的數據的有效性(延遲差超過一個時鐘周期時會錯讀下一周期的數據),一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬,線長,銅厚,板層結構有關,但線過長會增大分布電容和分布電感,使信號質量,所以時鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會使信號中的上升元中的高次諧波相移,造成信號質量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號的上升時間越小就越易受分布電容和分布電感的影響.因為應用場合不同具不同的作用,如果蛇形走線在電腦板中出現，其主要起到一個濾波電感的作用，提高電路的抗干擾能力，電腦主機板中的蛇形走線，主要用在一些時鐘信號中，如CIClk,AGPClk，它的作用有兩點：1、阻抗匹配2、濾波電感。對一些重要信號，如INTEL HUB架構中的HUBLink，一共13根，跑233MHz，要求必須嚴格等長，以消除時滯造成的隱患，繞線是解決辦法。一般來講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應PCI33MHzClock的線長要求。若在一般普通PCB板中，是一個分布參數的 LC濾波器，還可作為收音機天線的電感線圈，短而窄的蛇形走線可做保險絲等等.

1.開料目的：根據工程資料MI的要求，在符合要求的大張板材上，裁切成小塊生產板件.符合客戶要求的小塊板料.流程：大板料→按MI要求切板→鋦板→啤圓角磨邊→出板鉆孔目的：根據工程資料，在所開符合要求尺寸的板料上，相應的位置鉆出所求的孔徑.流程：疊板銷釘→上板→鉆孔→下板→檢查修理沉銅目的：沉銅是利用化學方法在絕緣孔壁上沉積上一層薄銅.流程：粗磨→掛板→沉銅自動線→下板→浸%稀H2SO4→加厚銅圖形轉移目的：圖形轉移是生產菲林上的圖像轉移到板上。流程：(藍油流程)：磨板→印第Y面→烘干→印第二面→烘干→爆光→沖影→檢查;(干膜流程)：麻板→壓膜→靜置→對位→曝光→靜置→沖影→檢查圖形電鍍目的：圖形電鍍是在線路圖形裸露的銅皮上或孔壁上電鍍一層達到要求厚度的銅層與要求厚度的金鎳或錫層。流程：上板→除油→水洗二次→微蝕→水洗→酸洗→鍍銅→水洗→浸酸→鍍錫→水洗→下板退膜目的：用NaOH溶液退去抗電鍍覆蓋膜層使非線路銅層裸露出來。流程：水膜：插架→浸堿→沖洗→擦洗→過機;干膜：放板→過機蝕刻目的：蝕刻是利用化學反應法將非線路部位的銅層腐蝕去。綠油目的：綠油是將綠油菲林的圖形轉移到板上，起到保護線路和阻止焊接零件時線路上錫的作用。流程：磨板→印感光綠油→鋦板→曝光→沖影;磨板→印第Y面→烘板→印第二面→烘板字符目的：字符是提供的一種便于辯認的標記。流程：綠油終鋦后→冷卻靜置→調網→印字符→后鋦鍍金手指目的：在插頭手指上鍍上一層要求厚度的鎳金層，使之更具有硬度的耐磨性。流程：上板→除油→水洗兩次→微蝕→水洗兩次→酸洗→鍍銅→水洗→鍍鎳→水洗→鍍金鍍錫板 (并列的一種工藝)目的：噴錫是在未覆蓋阻焊油的裸露銅面上噴上一層鉛錫，以保護銅面不蝕氧化，以保證具有良好的焊接性能.流程：微蝕→風干→預熱→松香涂覆→焊錫涂覆→熱風平整→風冷→洗滌風干成型目的：通過模具沖壓或數控鑼機鑼出客戶所需要的形狀成型的方法有機鑼，啤板，手鑼，手切說明：數據鑼機板與啤板的精確度較高，手鑼其次，手切板最低具只能做一些簡單的外形.測試目的：通過電子00%測試，檢測目視不易發現到的開路，短路等影響功能性之缺陷.流程：上模→放板→測試→合格→FQC目檢→不合格→修理→返測試→OK→REJ→報廢終檢目的：通過00%目檢板件外觀缺陷，并對輕微缺陷進行修理，避免有問題及缺陷板件流出.具體工作流程：來料→查看資料→目檢→合格→FQA抽查→合格→包裝→不合格→處理→檢查OKa

上海廠家SMT插件隨著PCB設計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及EMI之外，廠家SMT插件穩定可靠的電源供應也成為設計者們重點研究的方向之一。尤其當開關器件數目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱PI(powerintegrity)。當今國際市場上，IC設計比較發達，但電源完整性設計還是一個薄弱的環節。因此本文提出了PCB板中電源完整性問題的產生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優化方法與經驗設計，具有較強的理論分析與實際工程應用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結構圖，因為與非門屬于數字器件，它是通過“1”和“0”電平的切換來工作的。隨著IC技術的不斷提高，數字器件的切換速度也越來越快，這就引進了更多的高頻分量，同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中，當與非門輸入全為高電平時，電路中的三極管導通，電路瞬間短路，電源向電容充電，同時流入地線。此時由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產生電壓波動，如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時，此時電容放電，將在地線上產生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道，造成電源不穩定的根源主要在于兩個方面：一是器件高速開關狀態下，瞬態的交變電流過大;

PCB制板熱風整平前處理過程的好壞對熱風整平的質量影響很大，該工序必須徹底清除焊盤上的油污，雜質及氧化層，為浸錫提供新鮮可焊的銅表面。現在較常采用的前處理工藝是機械式噴淋，首先是硫酸-雙氧水微蝕刻，微蝕后浸酸，然后是水噴淋沖洗，熱風吹干，噴助焊劑，立即熱風整平。前處理不良造成的露銅現象是不分類型批次同時大量出現的，露銅點常常是分布整個板面，在邊緣上更是嚴重。使用放大鏡觀察前處理后的線路板將發現焊盤上有明顯殘留的氧化點和污跡。出現類似情況應對微蝕溶液進行化學分析，檢查第二道酸洗溶液，調整溶液的濃度更換由于時間使用過長污染嚴重的溶液，檢查噴淋系統是否通暢。適當的延長處理時間也可提高處理效果，但需注意會出現的過腐蝕現象，返工的線路板經熱風整平后處理線再在5%的鹽酸溶液中處理一下，去除表面的氧化物。2.焊盤表面不潔，有殘余的阻焊劑污染焊盤。目前大部份的廠家采用全板絲網印刷液態感光阻焊油墨，然后通過曝光、顯影去除多余的阻焊劑，得到時間的阻焊圖形。在該過程中，預烘過程控制不好，溫度過高時間過長都會造成顯影的困難。阻焊底片上是否有缺陷，顯影液的成份及溫度是否正確，顯影時的速度即顯影點是否正確，噴嘴是否堵塞及噴嘴的壓力是否正常，水洗是否良好，其中任何一點情況都會給焊盤上留下殘點。如由于底片的原因形成的露銅一般較有規律性，都在同一點上。該種情況使用放大鏡可發現在露銅處有阻焊物質的殘留痕跡，PCB設計一般在固化工序前應設立一崗位對圖形及金屬化孔內部進行檢查，保證送到下一工序的印刷線路板的焊盤和金屬化孔內清潔無阻焊油墨殘留。3.助焊劑活性不夠助焊劑的作用是改善銅表面的潤濕性，保護層壓板表面不過熱，且為焊料涂層提供保護作用。如助焊劑活性不夠，銅表面潤濕性不好，焊料就不能完全覆蓋焊盤，其露銅現象與前處理不佳類似，延長前處理時間可減輕露銅現象。現在的助焊劑幾乎全為酸性助焊劑，內含有酸性添加劑，如酸性過高會產生咬銅現象嚴重，造成焊料中的銅含量高引起鉛錫粗糙;酸性過低，則活性弱，會導致露銅。如鉛錫槽中的銅含量大要及時除銅。工藝技術人員選擇一個質量穩定可靠的助焊劑對熱風整平有重要的影響，優良的助焊劑的是熱風整平質量的保證。