相信對做硬件的工程師，畢業開始進公司時，在設計PCB時，老工程師都會對他說，PCB走線不要走直角，走線一定要短，電容一定要就近擺放等等。但是一開始我們可能都不了解為什么這樣做，就憑他們的幾句經驗對我們來說是遠遠不夠的哦，當然如果你沒有注意這些細節問題，今后又犯了，可能又會被他們罵，“都說了多少遍了電容一定要就近擺放，放遠了起不到效果等等”，往往經驗告訴我們其實那些老工程師也是只有一部分人才真正掌握其中的奧妙，我們一開始不會也不用難過，多看看資料很快就能掌握的。直到被罵好幾次后我們回去找相關資料，為什么設計PCB電容要就近擺放呢，等看了資料后就能了解一些，可是網上的資料很雜散，很少能找到一個很全方面講解的。下面這些內容是我轉載的一篇關于電容去耦半徑的講解，相信你看了之后可以很牛x的回答和避免類似問題的發生。老師問： 為什么去耦電容就近擺放呢?學生答： 因為它有有效半徑哦，放的遠了失效的。電容去耦的一個重要問題是電容的去耦半徑。大多數資料中都會提到電容擺放要盡量靠近芯片，多數資料都是從減小回路電感的角度來談這個擺放距離問題。確實，減小電感是一個重要原因，但是還有一個重要的原因大多數資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠，超出了它的去耦半徑，電容將失去它的去耦的作用。理解去耦半徑最好的辦法就是考察噪聲源和電容補償電流之間的相位關系。當芯片對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流(或電壓)，就必須先感知到這個電壓擾動。信號在介質中傳播需要一定的時間，因此從發生局部電壓擾動到電容感知到這一擾動之間有一個時間延遲。同樣，電容的補償電流到達擾動區也需要一個延遲。因此必然造成噪聲源和電容補償電流之間的相位上的不一致。

1、PTH造成的孔壁鍍層空洞PTH造成的孔壁鍍層空洞主要是點狀的或環狀的空洞，具體產生的原因如下：(1)沉銅缸銅含量、氫氧化鈉與甲醛的濃度銅缸的溶液濃度是首先要考慮的。一般來說，銅含量、氫氧化鈉與甲醛的濃度是成比例的，當其中的任何一種含量低于標準數值的10%時都會破壞化學反應的平衡，造成化學銅沉積不良，出現點狀的空洞。所以優先考慮調整銅缸的各藥水參數。(2)槽液的溫度槽液的溫度對溶液的活性也存在著重要的影響。在各溶液中一般都會有溫度的要求，其中有些是要嚴格控制的。所以對槽液的溫度也要隨時關注。(3)活化液的控制二價錫離子偏低會造成膠體鈀的分解，影響鈀的吸附，但只要對活化液定時的進行添加補充，不會造成大的問題。活化液控制的重點是不能用空氣攪拌，空氣中的氧會氧化二價錫離子，同時也不能有水進入，會造成SnCl2的水解。(4)清洗的溫度清洗的溫度常常被人忽視，清洗的最佳溫度是在20℃以上，若低于15℃就會影響清洗的效果。在冬季的時候，水溫會變的很低，尤其是在北方。由于水洗的溫度低，板子在清洗后的溫度也會變的很低，在進入銅缸后板子的溫度不能立刻升上來，會因為錯過了銅沉積的黃金時間而影響沉積的效果。所以在環境溫度較低的地方，也要注意清洗水的溫度。(5)整孔劑的使用溫度、濃度與時間藥液的溫度有著較嚴格的要求，過高的溫度會造成整孔劑的分解，使整孔劑的濃度變低，影響整孔的效果，其明顯的特征是在孔內的玻璃纖維布處出現點狀空洞。只有藥液的溫度、濃度與時間妥善的配合，才能得到良好的整孔效果，同時又能節約成本。藥液中不斷累積的銅離子濃度，也必須嚴格控制。(6)還原劑的使用溫度、濃度與時間還原的作用是去除去鉆污后殘留的錳酸鉀和高錳酸鉀，藥液相關參數的失控都會影響其作用，其明顯的特征是在孔內的樹脂處出現點狀空洞。(7)震蕩器和搖擺

產生網絡表：網絡表是電路原理圖設計(SCH)與印制電路板設計(PCB)之間的一座橋梁，它是電路板自動的靈魂。網絡表可以從電路原理圖中獲得，也可從印制電路板中提取出來。(3)印制電路板的設計：印制電路板的設計主要是針對PROTEL99的另外一個重要的部分PCB而言的，在這個過程中，我們借助PROTEL99提供的強大功能實現電路板的版面設計，完成高難度的等工作。但在實踐中，具體主要以下面細分步驟為主：一、電路版設計的先期工作1、利用原理圖設計工具繪制原理圖，并且生成對應的網絡表。當然，有些特殊情況下，如電路版比較簡單，已經有了網絡表等情況下也可以不進行原理圖的設計，直接進入PCB設計系統，在PCB設計系統中，可以直接取用零件封裝，人工生成網絡表。2、手工更改網絡表將一些元件的固定用腳等原理圖上沒有的焊盤定義到與它相通的網絡上，沒任何物理連接的可定義到地或保護地等。將一些原理圖和PCB封裝庫中引腳名稱不一致的器件引腳名稱改成和PCB封裝庫中的一致，特別是二、三極管等。二、畫出自己定義的非標準器件的封裝庫建議將自己所畫的器件都放入一個自己建立的PCB庫專用設計文件。三、設置PCB設計環境和繪制印刷電路的版框含中間的鏤空等1、進入PCB系統后的第Y步就是設置PCB設計環境，包括設置格點大小和類型，光標類型，版層參數，布線參數等等。大多數參數都可以用系統默認值，而且這些參數經過設置之后，符合個人的習慣，以后無須再去修改。2、規劃電路版，主要是確定電路版的邊框，包括電路版的尺寸大小等等。在需要放置固定孔的地方放上適當大小的焊盤。對于3mm的螺絲可用6.5~8mm的外徑和3.2~3.5mm內徑的焊盤對于標準板可從其它板或PCBizard中調入。注意-在繪制電路版地邊框前，一定要將當前層設置成KeepOut層，即禁止布線層。四、打開所有要用到的PCB庫文件后，調入網絡表文件和修改零件封裝這一步是非常重要的一個環節，網絡表是PCB自動布線的靈魂，也是原理圖設計與印象電路版設計的接口，只有將網絡表裝入后，才能進行電路版的布線。在原理圖設計的過程中，ERC檢查不會涉及到零件的封裝問題。因此，原理圖設計時，零件的封裝可能被遺忘，在引進網絡表時可以根據設計情況來修改或補充零件的封裝。當然，可以直接在PCB內人工生成網絡表，并且指定零件封裝。

山東開發FPC柔性版通訊與計算機技術的高速發展使得高速PCB設計進入了千兆位領域，新的高速器件應用使得如此高的速率在背板和單板上的長距離傳輸成為可能，FPC柔性版生產廠但與此同時，PCB設計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。信號完整性是指信號在信號線上傳輸的質量，主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致，而是板級設計中多種因素共同引起。在千兆位設備的PCB板設計中，一個好的信號完整性設計要求工程師全面考慮器件、傳輸線互聯方案、電源分配以及EMC方面的問題。高速PCB設計EDA工具已經從單純的仿真驗證發展到設計和驗證相結合，幫助設計者在設計早期設定規則以避免錯誤而不是在設計后期發現問題。隨著數據速率越來越高設計越來越復雜，高速PCB系統分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設計空間參數掃描分析、EMC設計、電源系統穩定性分析等。這里我們將著重討論在千兆位設備PCB設計中信號完整性分析應考慮的一些問題。高速器件與器件模型盡管千兆位發送與接收元器件供應商會提供有關芯片的設計資料，但是器件供應商對于新器件信號完整性的了解也存在一個過程，這樣器件供應商給出的設計指南可能并不成熟，還有就是器件供應商給出的設計約束條件通常都是非常苛刻的，對設計工程師來說要滿足所有的設計規則會非常困難。所以就需要信號完整性工程師運用仿真分析工具對供應商的約束規則和實際設計進行分析，考察和優化元器件選擇、拓撲結構、匹配方案、匹配元器件的值，并最終開發出確保信號完整性的PCB布局布線規則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。