解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計等。本文從最基本的PCB布板出發(fā)，討論PCB分層堆疊在控制EMI輻射中的作用和設(shè)計技巧。電源匯流排在IC的電源引腳附近合理地安置適當(dāng)容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應(yīng)的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應(yīng)該怎么解決這些問題?就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號也小，進而降低共模EMI。當(dāng)然，電源層到IC電源引腳的連線必須盡可能短，因為數(shù)位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。為了控制共模EMI，電源層要有助于去耦和具有足夠低的電感，這個電源層必須是一個設(shè)計相當(dāng)好的電源層的配對。有人可能會問，好到什么程度才算好?問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。

1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據(jù)電路的功能單元，對電路的全部元器件進行布局。在確定特殊元件的位置時要遵守以下原則：(1)盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠離。(2)某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應(yīng)盡量布置在調(diào)試時手不易觸及的地方。(3)應(yīng)留出印制扳定位孔及固定支架所占用的位置。根據(jù)電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。(3)在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產(chǎn)。(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。

開發(fā)FPC柔性版大量涉及蝕刻面的質(zhì)量問題都集中在上板面被蝕刻的部分，而這些問題來自于蝕刻劑所產(chǎn)生的膠狀板結(jié)物的影響。開發(fā)FPC柔性版加工廠對這一點的了解是十分重要的，因膠狀板結(jié)物堆積在銅表面上。一方面會影響噴射力，另一方面會阻檔了新鮮蝕刻液的補充，使蝕刻的速度被降低。正因膠狀板結(jié)物的形成和堆積，使得基板上下面的圖形的蝕刻程度不同，先進入的基板因堆積尚未形成，蝕刻速度較快， 故容易被徹底地蝕刻或造成過腐蝕，而后進入的基板因堆積已形成，而減慢了蝕刻的速度。蝕刻設(shè)備的維護維護蝕刻設(shè)備的最關(guān)鍵因素就是要保證噴嘴的高清潔度及無阻塞物，使噴嘴能暢順地噴射。阻塞物或結(jié)渣會使噴射時產(chǎn)生壓力作用，沖擊板面。而噴嘴不清潔，則會造成蝕刻不均勻而使整塊電路板報廢。明顯地，設(shè)備的維護就是更換破損件和磨損件，因噴嘴同樣存在著磨損的問題，所以更換時應(yīng)包括噴嘴。此外，更為關(guān)鍵的問題是要保持蝕刻機沒有結(jié)渣，因很多時結(jié)渣堆積過多會對蝕刻液的化學(xué)平衡產(chǎn)生影響。同樣地，如果蝕刻液出現(xiàn)化學(xué)不平衡，結(jié)渣的情況就會愈加嚴(yán)重。蝕刻液突然出現(xiàn)大量結(jié)渣時，通常是一個信號，表示溶液的平衡出現(xiàn)了問題，這時應(yīng)使用較強的鹽酸作適當(dāng)?shù)那鍧嵒驅(qū)θ芤哼M行補加。

1.開料目的：根據(jù)工程資料MI的要求，在符合要求的大張板材上，裁切成小塊生產(chǎn)板件.符合客戶要求的小塊板料.流程：大板料→按MI要求切板→鋦板→啤圓角磨邊→出板鉆孔目的：根據(jù)工程資料，在所開符合要求尺寸的板料上，相應(yīng)的位置鉆出所求的孔徑.流程：疊板銷釘→上板→鉆孔→下板→檢查修理沉銅目的：沉銅是利用化學(xué)方法在絕緣孔壁上沉積上一層薄銅.流程：粗磨→掛板→沉銅自動線→下板→浸%稀H2SO4→加厚銅圖形轉(zhuǎn)移目的：圖形轉(zhuǎn)移是生產(chǎn)菲林上的圖像轉(zhuǎn)移到板上。流程：(藍油流程)：磨板→印第Y面→烘干→印第二面→烘干→爆光→沖影→檢查;(干膜流程)：麻板→壓膜→靜置→對位→曝光→靜置→沖影→檢查圖形電鍍目的：圖形電鍍是在線路圖形裸露的銅皮上或孔壁上電鍍一層達到要求厚度的銅層與要求厚度的金鎳或錫層。流程：上板→除油→水洗二次→微蝕→水洗→酸洗→鍍銅→水洗→浸酸→鍍錫→水洗→下板退膜目的：用NaOH溶液退去抗電鍍覆蓋膜層使非線路銅層裸露出來。流程：水膜：插架→浸堿→沖洗→擦洗→過機;干膜：放板→過機蝕刻目的：蝕刻是利用化學(xué)反應(yīng)法將非線路部位的銅層腐蝕去。綠油目的：綠油是將綠油菲林的圖形轉(zhuǎn)移到板上，起到保護線路和阻止焊接零件時線路上錫的作用。流程：磨板→印感光綠油→鋦板→曝光→沖影;磨板→印第Y面→烘板→印第二面→烘板字符目的：字符是提供的一種便于辯認的標(biāo)記。流程：綠油終鋦后→冷卻靜置→調(diào)網(wǎng)→印字符→后鋦鍍金手指目的：在插頭手指上鍍上一層要求厚度的鎳金層，使之更具有硬度的耐磨性。流程：上板→除油→水洗兩次→微蝕→水洗兩次→酸洗→鍍銅→水洗→鍍鎳→水洗→鍍金鍍錫板 (并列的一種工藝)目的：噴錫是在未覆蓋阻焊油的裸露銅面上噴上一層鉛錫，以保護銅面不蝕氧化，以保證具有良好的焊接性能.流程：微蝕→風(fēng)干→預(yù)熱→松香涂覆→焊錫涂覆→熱風(fēng)平整→風(fēng)冷→洗滌風(fēng)干成型目的：通過模具沖壓或數(shù)控鑼機鑼出客戶所需要的形狀成型的方法有機鑼，啤板，手鑼，手切說明：數(shù)據(jù)鑼機板與啤板的精確度較高，手鑼其次，手切板最低具只能做一些簡單的外形.測試目的：通過電子00%測試，檢測目視不易發(fā)現(xiàn)到的開路，短路等影響功能性之缺陷.流程：上模→放板→測試→合格→FQC目檢→不合格→修理→返測試→OK→REJ→報廢終檢目的：通過00%目檢板件外觀缺陷，并對輕微缺陷進行修理，避免有問題及缺陷板件流出.具體工作流程：來料→查看資料→目檢→合格→FQA抽查→合格→包裝→不合格→處理→檢查OKa

PCB布局規(guī)則1、在通常情況下，所有的元件均應(yīng)布置在電路板的同一面上，只有頂層元件過密時，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼片IC等放在底層。2、在保證電氣性能的前提下，元件應(yīng)放置在柵格上且相互平行或垂直排列，以求整齊、美觀，在一般情況下不允許元件重疊;元件排列要緊湊，元件在整個版面上應(yīng)分布均勻、疏密一致。3、電路板上不同組件相臨焊盤圖形之間的最小間距應(yīng)在1MM以上。4、離電路板邊緣一般不小于2MM.電路板的最佳形狀為矩形，長寬比為3:2或4:3.電路板面尺大于200MM乘150MM時，應(yīng)考慮電路板所能承受的機械強度。PCB設(shè)計設(shè)置技巧PCB設(shè)計在不同階段需要進行不同的各點設(shè)置，在布局階段可以采用大格點進行器件布局;對于IC、非定位接插件等大器件，可以選用50~100mil的格點精度進行布局，而對于電阻電容和電感等無源小器件，可采用25mil的格點進行布局。大格點的精度有利于器件的對齊和布局的美觀。PCB設(shè)計布局技巧在PCB的布局設(shè)計中要分析電路板的單元，依據(jù)起功能進行布局設(shè)計，對電路的全部元器件進行布局時，要符合以下原則：1、按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。2、以每個功能單元的核心元器件為中心，圍繞他來進行布局。元器件應(yīng)均勻、整體、緊湊的排列在PCB上，盡量減少和縮短各元器件之間的引線和連接。3、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產(chǎn)。

pcn設(shè)計問題集第Y部分從pcb如何選材到運用等一系列問題進行總結(jié)。1、如何選擇PCB板材?選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計的頻率是否合用。2、如何避免高頻干擾?避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。3、在高速設(shè)計中，如何解決信號的完整性問題?信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。