大量涉及蝕刻面的質(zhì)量問題都集中在上板面被蝕刻的部分，而這些問題來自于蝕刻劑所產(chǎn)生的膠狀板結(jié)物的影響。對這一點的了解是十分重要的，因膠狀板結(jié)物堆積在銅表面上。一方面會影響噴射力，另一方面會阻檔了新鮮蝕刻液的補充，使蝕刻的速度被降低。正因膠狀板結(jié)物的形成和堆積，使得基板上下面的圖形的蝕刻程度不同，先進入的基板因堆積尚未形成，蝕刻速度較快， 故容易被徹底地蝕刻或造成過腐蝕，而后進入的基板因堆積已形成，而減慢了蝕刻的速度。蝕刻設(shè)備的維護維護蝕刻設(shè)備的最關(guān)鍵因素就是要保證噴嘴的高清潔度及無阻塞物，使噴嘴能暢順地噴射。阻塞物或結(jié)渣會使噴射時產(chǎn)生壓力作用，沖擊板面。而噴嘴不清潔，則會造成蝕刻不均勻而使整塊電路板報廢。明顯地，設(shè)備的維護就是更換破損件和磨損件，因噴嘴同樣存在著磨損的問題，所以更換時應包括噴嘴。此外，更為關(guān)鍵的問題是要保持蝕刻機沒有結(jié)渣，因很多時結(jié)渣堆積過多會對蝕刻液的化學平衡產(chǎn)生影響。同樣地，如果蝕刻液出現(xiàn)化學不平衡，結(jié)渣的情況就會愈加嚴重。蝕刻液突然出現(xiàn)大量結(jié)渣時，通常是一個信號，表示溶液的平衡出現(xiàn)了問題，這時應使用較強的鹽酸作適當?shù)那鍧嵒驅(qū)θ芤哼M行補加。

PCB設(shè)計是一個細致的工作，需要的就是細心和耐心。剛開始做設(shè)計的新手經(jīng)常犯的錯誤就是一些細節(jié)錯誤。器件管腳弄錯了，器件封裝用錯了，管腳順序畫反了等等，有些可以通過飛線來解決，有些可能就讓一塊板子直接變成了廢品。畫封裝的時候多檢查一遍，投板之前把封裝打印出來和實際器件比一下，多看一眼，多檢查一遍不是強迫癥，只是讓這些容易犯的低級錯誤盡量避免。否則設(shè)計的再好看的板子，上面布滿飛線，也就遠談不上優(yōu)秀了。(二) 學會設(shè)置規(guī)則其實現(xiàn)在不光高級的PCB設(shè)計軟件需要設(shè)置布線規(guī)則，一些簡單易用的PCB工具同樣可以進行規(guī)則設(shè)置。人腦畢竟不是機器，那就難免會有疏忽有失誤。所以把一些容易忽略的問題設(shè)置到規(guī)則里面，讓電腦幫助我們檢查，盡量避免犯一些低級錯誤。另外，完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工，板子的規(guī)模越復雜規(guī)則設(shè)置的重要性越突出。現(xiàn)在很多EDA工具都有自動布線功能，如果規(guī)則設(shè)置足夠詳細，讓工具自己幫你去設(shè)計，你在一旁喝杯咖啡，不是更愜意的事情嗎?(三) 為別人考慮的越多，自己的工作越少在進行PCB設(shè)計的時候，盡量多考慮一些最終使用者的需求。比如，如果設(shè)計的是一塊開發(fā)板，那么在進行PCB設(shè)計的時候就要考慮放置更多的絲印信息，這樣在使用的時候會更方便，不用來回的查找原理圖或者找設(shè)計人員支持了。如果設(shè)計的是一個量產(chǎn)產(chǎn)品，那么就要更多的考慮到生產(chǎn)線上會遇到的問題，同類型的器件盡量方向一致，器件間距是否合適，板子的工藝邊寬度等等。這些問題考慮的越早，越不會影響后面的設(shè)計，也可以減少后面支持的工作量和改板的次數(shù)。看上去開始設(shè)計上用的時間增加了，實際上是減少了自己后續(xù)的工作量。在板子空間信號允許的情況下，盡量放置更多的測試點，提高板子的可測性，這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時間，給發(fā)現(xiàn)問題提供更多的思路。

湖北廠家SMT貼片覆銅時銅和導線之間的間距要改變覆銅時銅和導線以及焊盤之間的間距，方法如下：設(shè)計—規(guī)則—Electrical—clearance，SMT貼片生產(chǎn)商點右鍵建立“新規(guī)則”，出現(xiàn)clearance_1，在clearance_1規(guī)則中“第Y個對象匹配哪里”欄中選中“高級(查詢)”，在右邊的“全查詢”欄中輸入(InPoly)，最后點“應用”結(jié)束。如果輸入不對，選則“所有”后再選“高級(查詢)”。pcb中放置某個器件時無論如何都報錯在pcb中放置某個元件時，無論如何都報錯，解決辦法是將規(guī)則里的線間距改小。如何選中所有連在一起的線或同一網(wǎng)絡的線按住“Ctrl”左鍵單擊想要選中的網(wǎng)絡線即可。無意中按出來個放大鏡在無意中按出來個放大鏡，用“SHIFT+M”取消或者選菜單項“工具”——“優(yōu)先選項”——“pcb Editor”——“Board Insight Lens”，勾選或取消“可視”即可。

隨著PCB設(shè)計復雜度的逐步提高，對于信號完整性的分析除了反射，串擾以及EMI之外，穩(wěn)定可靠的電源供應也成為設(shè)計者們重點研究的方向之一。尤其當開關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時候，電源的波動往往會給系統(tǒng)帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡稱PI(powerintegrity)。當今國際市場上，IC設(shè)計比較發(fā)達，但電源完整性設(shè)計還是一個薄弱的環(huán)節(jié)。因此本文提出了PCB板中電源完整性問題的產(chǎn)生，分析了影響電源完整性的因素并提出了解決PCB板中電源完整性問題的優(yōu)化方法與經(jīng)驗設(shè)計，具有較強的理論分析與實際工程應用價值。二、電源噪聲的起因及分析對于電源噪聲的起因我們通過一個與非門電路圖進行分析。圖1中的電路圖為一個三輸入與非門的結(jié)構(gòu)圖，因為與非門屬于數(shù)字器件，它是通過“1”和“0”電平的切換來工作的。隨著IC技術(shù)的不斷提高，數(shù)字器件的切換速度也越來越快，這就引進了更多的高頻分量，同時回路中的電感在高頻下就很容易引起電源波動。如在圖1中，當與非門輸入全為高電平時，電路中的三極管導通，電路瞬間短路，電源向電容充電，同時流入地線。此時由于電源線和地線上存在寄生電感，我們由公式V=LdI/dt可知，這將在電源線和地線上產(chǎn)生電壓波動，如圖2中所示的電平上升沿所引入的ΔI噪聲。當與非門輸入為低電平時，此時電容放電，將在地線上產(chǎn)生較大的ΔI噪聲;而電源此時只有電路的瞬間短路所引起的電流突變，由于不存在向電容充電而使電流突變相對于上升沿來說要小。從對與非門的電路進行分析我們知道，造成電源不穩(wěn)定的根源主要在于兩個方面：一是器件高速開關(guān)狀態(tài)下，瞬態(tài)的交變電流過大;

【第Y招】多層板布線高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實現(xiàn)就近接地，并有效地降低寄生電感和縮短信號的傳輸長度，同時還能大幅度地降低信號的交叉干擾等，所有這些方法都對高頻電路的可靠性有利。有資料顯示，同種材料時，四層板要比雙面板的噪聲低20dB。但是，同時也存在一個問題，PCB半層數(shù)越高，制造工藝越復雜，單位成本也就越高，這就要求我們在進行PCB Layout時，除了選擇合適的層數(shù)的PCB板，還需要進行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設(shè)計。　　【第二招】高速電子器件管腳間的引線彎折越少越好　　高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合。　　【第三招】高頻電路器件管腳間的引線越短越好　　信號的輻射強度是和信號線的走線長度成正比的，高頻的信號引線越長，它就越容易耦合到靠近它的元器件上去，所以對于諸如信號的時鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。　　【第四招】高頻電路器件管腳間的引線層間交替越少越好　　所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè)，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯的可能性。

覆銅，就是將PCB上閑置的空間作為基準面，然后用固體銅填充，這些銅區(qū)又稱為灌銅。敷銅的意義在于，減小地線阻抗，提高抗干擾能力;降低壓降，提高電源效率;還有，與地線相連，減小環(huán)路面積。如果PCB的地較多，有SGND、AGND、GND，等等，如何覆銅?我的做法是，根據(jù)PCB板面位置的不同，分別以最主要的“地”作為基準參考來獨立覆銅，數(shù)字地和模擬地分開來敷銅自不多言。同時在覆銅之前，首先加粗相應的電源連線：V5.0V、V3.6V、V3.3V(SD卡供電)，等等。這樣一來，就形成了多個不同形狀的多變形結(jié)構(gòu)。覆銅需要處理好幾個問題：一是不同地的單點連接，二是晶振附近的覆銅，電路中的晶振為一高頻發(fā)射源，做法是在環(huán)繞晶振敷銅，然后將晶振的外殼另行接地。三是孤島(死區(qū))問題，如果覺得很大，那就定義個地過孔添加進去也費不了多大的事。另外，大面積覆銅好還是網(wǎng)格覆銅好，不好一概而論。為什么呢?大面積覆銅，如果過波峰焊時，板子就可能會翹起來，甚至會起泡。從這點來說，網(wǎng)格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網(wǎng)格，低頻電路有大電流的電路等常用完整的鋪銅。補充下：在數(shù)字電路中，特別是帶MCU的電路中，兆級以上工作頻率的電路，敷銅的作用就是為了降低整個地平面的阻抗。更具體的處理方法我一般是這樣來操作的：各個核心模塊(也都是數(shù)字電路)在允許的情況下也會分區(qū)敷銅，然后再用線把各個敷銅連接起來，這樣做的目的也是為了減小各級電路之間的影響。對于數(shù)字電路模擬電路 混合的電路，地線的獨立走線，以及到最后到電源濾波電容處的匯總就不多說了，大家都清楚。不過有一點：模擬電路里的地線分布，很多時候不能簡單敷成一片銅皮就了事，因為模擬電路里很注重前后級的互相影響，而且模擬地也要求單點接地，所以能不能把模擬地敷成銅皮還得根據(jù)實際情況處理。(這就要求對所用到的模擬IC的一些特殊性能還是要了解的)